SsyPuKoo的博客

建立时间（tsu）：触发器时钟信号上升沿到来以前，数据稳定不变的时间； 保持时间（th）：触发器时钟信号上升沿到来以后，数据稳定不变的时间； tsu和th都是为了可靠地对数据进行采样，时钟边沿触发事件，同步设计时芯片设计的基础。 example：时钟周期为T，触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max，最小为T2min。问:触发器D2的建立时间和保持时间应满足什么条件? 对于建立时间来说，需满足的关系： Tffpd+Tcom...

根据状态机的输出是否与输入条件有关，将状态机分为： Moore状态机——输入与当前状态有关，与输入条件无关 Mealy 状态机——输入与输入条件有关，与当前状态无关 FSM的标准： 1.稳定性——不会进入死循环，即使进入非设计状态也能很快恢复； 2.速度快——满足设计的频率要求； 3.面积小——满足设计的面积要求（占用尽可能少的逻辑资源）； 状态机描述方法： 一段式——1个always模块，既包括状态转移也包括状态输入输出； 二段式——2个always模块，1个模块采用同步时序描述