5-2 User Inteface BUS MAP

前言

• 在进行BD设计的时候，如果模块的端口比较多，但是又想像AXI 总线那样封装成总线而且那在另一端也有的对应的端口连接，那么就可以的封装成BUS的方式降低人工连线的复杂度，使用BD设计中自动连线完成，但是如何确保自动连线的正确性就是这个日记的目的
• 因此主要记录在使用VIVADO 打包IP的时候遇到的端口封装成BUS是遇到问题，**做映射的目的就是为了能够在BD设计中确保自动连线的正确性，**或者你将端口引出，自己的代码中连线(之前一直这样干)
• 本日记主要记录两种端口映射方式
  • 将用户自定义端口与vivado 自带IP的总线端口进行映射
  • 将用户自定义端口与自己的创建的Interface BUS进行映射

用户自定义端口与VIVADO自带IP的总线端口进行映射

继续在上次日记的[5-1 创建和打包AXI Interface IP]的step8

• 端口设置

  • 1：自动识别出的AXI接口

  • 2：自动识别出的时钟和复位接口

  • 点击3 打开

  • 

  • 1： 是自己创建的一个集成端口名（只由字母和下划线组成可以避免一些错误）

  • 2： 选择映射的模板端口(vivado 自带IP的接口映射)

    • 比如，我自己写了BRAM的读写逻辑，但是我的BRAM使用的IP，为了能够自动正确连线，需要将我自己的读写端口信号与xilinx BRAM IP的端口信号完成映射，就可以保证自动连线工具正确连接(如果你没有将读写逻辑封装成IP,而是直接使用的RTL module，又想保证自动连线的正确性，需要使用接口原语进行封装了)

    • 

    • 1： 可以搜索到xilinx 每个ip的端口都有对应的，直接搜索然后OK

    • 如果是自定义的Interface BUS，执行完[5-2 User Inteface BUS MAP用户自定义端口与自己的创建的Interface BUS进行映射]在user目录下

    • 

    • 1: 进行端口映射页面

    • 2：xilinx BRAM ip端口信号名

    • 3：用户IP用户名

    • 4：建立映射关系

    • 5：存放已建立映射关系的IO

    • 至此流程结束

用户自定义端口与自己的创建的Interface BUS进行映射

• 如果是自己的之前定义的Interface，如何点自定义接口总线参考日记5-3 自定义Interface BUS

  • 自己自定义的Interface BUS在搜索的时候是找不到的
  • 需要在进行端口映射之前执行以下TCL命令
    • 点击当前Edit IP工程的TCL Console

    set_property ip_repo_paths yourself_ip_repo_path [current_project]
    update_ip_catalog -rebuild 
    

• yourself_ip_repo_path: 你自己之前创建的Interface BUS XML文件所在的文件夹路径

• 进行端口映射