sqqwm的专栏

闩锁中的时间借用

Xilinx最强FPGA VU系列简介

vscode自动优化verilog 格式

在实际应用中，systemverilog相比vefilog2000有哪些重大的提

Verilog 中的 ifdef 语法指南：Verilog-2001 与 SystemVerilog

在 Verilog 编程中，typedef enum 是 SystemVerilog (SV) 的一个特性，它提供了一种定义新类型的方法，使得代码更加清晰和易于管理。本教程将介绍 typedef enum 的基本用法。

看门狗定时器（Watchdog Timer, WDT）是一种在电子系统中用于防止系统卡死或故障的安全机制。它通过在预定时间后重置系统或触发一个中断来保证系统的稳定运行。如果系统由于某些原因无法正常工作，看门狗定时器可以检测到并采取行动，防止系统长时间处于不可预测的状态。

【FPGA】Verilog 中的 genvar 和 generate 语句教程

[chisel]马上要火的硬件语言，快来了解一下优缺点

vivado提示No common node between related clocks，什么意思，需要改动设计吗

【xilinx】使用vivado编译中methodology的相关介绍

【FPGA】arm数据总线和axi数据总线有什么异同点？

【时序约束】一些关于io输入输出时序约束的实际的参考示例1

如何确定输入输出信号的时序约束值

如何对fpga进行io的输入输出时序约束

内窥镜行业中需要FPGA解决的问题

【FPGA约束】如何确定FPGA和SDI驱动芯片之间io的时序约束值

【FPGA约束】如何对fpga进行io约束

如何用vivado查看高扇出路径

【FPGA约束】介绍set_property CLOCK_DEDICATED_ROUTE BACKBONE

【xilinx】约束报错-1：[Vivado 12-613] Cannot find cell 'inst' in current context, where current

【xilinx】vivado中的xpm_cdc_gray.tcl的用途

vivado methodology检查中出现的critical Warning

【Xilinx约束】使用set_clock_groups 约束语法处理异步时钟域

Xilinx约束】create_generated_clock 约束语法介绍

【Xilinx】MMCM时钟频率合成、相位调整和时钟管理IP核参数的定义及计算方法

使用 PCI Express 的可扩展交换机FPGA IP 时，为什么在仿真中 CFGRd TLP 目标到上游端口的完成数据值始终为零

在内存子系统 FPGA IP 中应用预设后，为何 EMIF 子 IP 的参数不正确？

为什么 F-Tile Serial Lite IV 工具包在链路初始化期间无法启用内部串行环回？

为什么在 PCI Express* 的 F-Tile Avalon® Streaming FPGA IP 内出现时序违规？

为什么在运行 F-Tile 三速以太网FPGA IP 设计示例时会看到意外的吞吐量结果？

DisplayPort FPGA IP 仅 TX 设计示例在 Quartus® Prime Pro Edition 软件版本 23.4 中无法以 8kp30 分辨率工作

采用 JTAG 频率为 24MHz 或 16Mhz 的非流水线Nios® V/m 处理器，niosv-download 失败

用流水线分析和重定时实现尽可能高的频率

在大型器件上设计定制硬件时，时钟频率往往受整个时钟网络中过度的时钟歪斜的限制，导致数据的时钟超前或滞后。Vivado Design Suite 中的最新优化技术可充分利用这一特性的作用，添加有益歪斜，用以补偿互联逻辑走线网络中的走线时延，从而显著提升工作时钟频率。这种有益的歪斜技术的图解见 图 2。通过在馈给寄存器 B 的时钟路径上引入 0.5ns 叶时钟延迟 , 寄存器 A 的第一个上升沿和寄存器 B 的下一个上升沿直接会有完整的 2.5ns 时延，从而让数据完整地沿长组合逻辑锥传播并且被正确地采集。

如果有些项目要求对verilog代码进行格式整理，但是前期有些他人的代码格式很乱很多，一行行改起来就会很麻烦，下面解释一个方法，实测可行。

【Xilinx】常用的全局时钟资源相关Xilinx器件原语：IBUFG、IBUFGDS、OBUFGDS 和 IBUFDS、OBUFDS、BUFG、BUFGP、BUFGCE、IBUFDS_GTXE1

学习chisel进行FPGA开发的步骤

在chisel3中使用desiredName模块名称参数化

程序可以综合实现，但无法生成bit文件：[DRC PDCN-1567] BUFGCTRL_CE_pins_both_connected_to_gnd