6、性能限制在SI MDACs

性能限制在SI MDACs

1. 引言

开关电流（Switched-Current, SI）模数转换器（MDACs）在高速、高分辨率数据转换系统中扮演着重要角色。然而，其性能受多种因素限制，包括功耗、噪声、时钟控制和电路设计等。本文将深入探讨这些限制，并提出优化方法，帮助设计人员更好地理解和改进这类转换器的性能。

2. 比较器与时钟控制

在SI MDACs中，比较器和采样保持（Sample-and-Hold, S/H）电路使用不同的时钟相位进行时钟控制，以简化存储单元设计。具体来说，存储单元如图6-9所示，通过使用单位增益的MDACs，使得每个阶段的参考电流按二的因子缩小。这种设计减少了负载电容，从而降低了功耗和面积。

设计要素	描述
比较器	使用不同相位的时钟进行控制
采样保持电路	与比较器共享同一时钟相位
存储单元	简化设计，减少负载电容

graph TD;
    A[比较器] --> B{时钟相位};
    B --> C[相位1];
    B --> D[相位2];
    C --> E[采样保持电路];