浅谈图计算加速

最新推荐文章于 2024-06-18 08:39:10 发布

smartzmz

最新推荐文章于 2024-06-18 08:39:10 发布

阅读量1.5k

点赞数 3

CC 4.0 BY-SA版权

分类专栏：体系结构

本文链接：https://blog.youkuaiyun.com/smartzmz/article/details/105074444

本文探讨了图计算加速的多个硬件优化层面，包括针对HitTime、MissRateTLB、MissPenaltyTLB、CacheMissRatei、CacheMissPenaltyi、MissRateMainMemory、HitTimeMainMemory和MissPenaltyMainMemory的优化。通过优化内存层次结构、减少TLB和Cache失效、提升主存访问速度等方法，以提升图计算性能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

浅谈图计算加速

引言

图计算加速是近年来的热门话题。与传统计算密集型应用不同，图计算具有计算访存比低、随进访存多、程序行为受输入数据影响大等特点，这也使得传统的软硬件加速技术在图计算应用上无法取得理想的效果。本文将从硬件行为的角度，分析和梳理图计算加速的不同思路。

从底层硬件的角度来看，图计算程序与其他类型的应用一样，由指令和数据两部分组成。指令部分的访存特征依然遵循局部性原则，而数据部分的访问特征则由数据本身的逻辑关系决定，因此呈现高度随机性。由于图计算应用中的输入数据在体量上往往远大于指令部分，因此对数据部分的访问性能决定了整个图计算应用的性能。在现有商用处理器中，一次访存的平均用时可用如下公式表示：
$Time_{average}=HitTime+MissRate_{TLB} \times MissPenalty_{TLB}$
$\sum_{i=1}^{n}(CacheMissRate_i \times CacheMissPenalty_i)$
$(1-MissRate_{MainMemory}) \times HitTime_{MainMemory}$