kernel如何保证cache数据一致性

最新推荐文章于 2025-06-25 09:33:51 发布
原创 最新推荐文章于 2025-06-25 09:33:51 发布 · 2.2w 阅读 · 101 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#缓存 #kernel #嵌入式 #cache #存储

本文深入分析了嵌入式系统中DMA操作与Cache一致性的问题，重点阐述了ARM、PPC、MIPS处理器如何通过软件管理Cache，并在DMA操作中保证数据一致性。通过对DMA映射类型（一致性映射与流式DMA映射）的分析，解释了如何通过修改TLB映射属性来确保CPU与外设同时访问数据的一致性。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

在嵌入式系统中，cache位于CPU与DDR之间，是一段SRAM，读写性能远高于DDR，利用cache line提供了预取功能，平衡CPU与DDR之间的性能差异，提高系统的性能。

据我了解，ARM/PPC/MIPS三款主流嵌入式处理器都是软件管理cache，即有专门的指令来进行cache操作，如PPC的iccci icbi，ARM的CP15协处理器也提供对cache的操作。

cache的操作有2种：写回和无效。写回操作是将cache中数据写回到DDR中，无效操作是无效掉cache中原有数据，下次读取cache中数据时，需要从DDR中重新读取。这两种操作其实都是为了保证cache数据一致性。
在kernel平台汇编代码中也封装了cache操作函数，这里以ARM v7处理器

3.4.55内核为例，在arch/arm/mm/cache-v7.S中就封装了cache的操作函数，其中v7_dma_flush_range刷新函数是完成了写回和无效2种操作。

其他平台（ARM MIPS）中cache操作函数也类似。


对cache敏感是因为在cache问题上被坑过2次。。。，其中一次在移植uboot时，没有注意cache，网卡dma始终不能工作，表面上dma描述符该配置的我都已经配置了，但是dma就是不能运行，在将uboot整个启动代码都过了一遍后我才考虑到是cache的问题，我写入的描述符数据并没有完全写入DDR中，而是cache住了，uboot对系统运行性能要求不高，索性将cache关掉，发现dma果然正常了。这个问题前后折腾了我半个多月，cache的问题实在不好查，读取写入DDR中的数据是完全正确的（因为读到的其实是cache中的数据），只能靠猜测推断这个问题原因。导致我现在一看到cache操作就紧张。

不扯题外话了，正因为嵌入式处理器软件管理cache，就需要我们代码主动去操作cache，但在内核开发中却很少会直接进行cache操作，那么kernel是在什么时候进行的cache操作。

首先想明白一点，为什么要进行cache操作，只能说cache是天使也是魔鬼。

cache在提高了系统性能同时却导致了数据的不一致性。嵌入式处理器软件管理cache的初衷就是保证数据一致性。

那什么地方需要保证数据一致性呢？


对于由CPU完全操作的数据，数据是完全一致

最低0.47元/天 解锁文章

200万优质内容无限畅学
Linux内存管理 —— DMA和一致性缓存
落尘纷扰的专栏
03-06 2万+
1. 出现内存不一致的原因 CPU写内存的时候有两种方式： 1. write through: CPU直接写内存，不经过cache。 2. write back: CPU只写到cache中。cache的硬件使用LRU算法将cache里面的内容替换到内存。通常是这种方式。 DMA可以完成从内存到外设直接进行数据搬移。但DMA不能访问CPU的cache，CPU在读内存的时候，如果cache命中...
[A-05] ARMv8/ARMv9-Cache的一致性基础
基层架构师的分享
07-28 995
本文介绍了基于ARM体系的Cache一致性机制的基础知识点。
DMA与缓存一致性
wll1228的博客
06-07 1528
1. 出现内存不一致的原因 write through: CPU直接写内存，不经过cache。 write back: CPU只写到cache中。cache的硬件使用LRU算法将cache里面的内容替换到内存。通常是这种方式。 DMA可以完成从内存到外设直接进行数据搬移。但DMA不能访问CPU的cache，CPU在读内存的时候，如果cache命中则只是在cache去读，而不是从内存读，写内存的时候，也可能实际上没有写到内存，而只是直接写到了cache。 这样一来，如果DMA从将数据从外设写到内
linux驱动开发（19）-DMA（三）
最新发布
yyc的博客
06-25 737
如同建立一致性映射的dma_alloc_coherent函数一样，dma_map_single内部用来完成实际的流式映射操作的代码也是体系架构相关的，内核通过struct dma_map_ops对象来屏蔽这种平台的差异，当然具体的平台需要提供其特有的struct dma_map_ops对象来供内核中的DMA层使用。的指针，cpu_addr是CPU的虚拟地址，也是流式映射DMA需要映射的区域，参数size指明了当前流式映射的空间范围，参数dir则用于表明当前的流式映射中DMA传输通道中的数据流向。
漫聊Android Binder那些事
咖啡老师
10-06 459
前言 前两个月去了祖国的三个城市旅游，分别是呼伦贝尔、重庆、三亚，感受下了下祖国的大好山河，舒服惬意。读万卷书，行万里路。有机会和还是要多出去看看外面的世界，长长见识，这些旅行阅历对个人的成长是非常有帮助的。这段时间的旅游，最大的收获就是感受大自然的美景，草原、山川、大海。也刷新了我的旅游空间范围，目前，去过的最东边是大阪（日本）、最西边是重庆、最北边是呼伦贝尔、最南边是三亚，后续有时间我也会写点“游记”分享下。 频繁的旅游，让我在专业学习上荒废了不少，看到之前定制的计划的月度计划没有完成，倍感罪孽深重。那
ARMV8 用户态DMA cache一致性问题和解决
wdjjwb的专栏
02-19 5357
原因： dma和cpu都有操作内存的能力，dma操作内存不通过cpu和cache，即cpu cache感知不到dma对内存的操作 因此cpu和dma合作时，就会存在cpu cache和内存的一致性问题，原因是dma对内存操作无法被cache感知。 当然如果给dma的内存是no cache的，cpu不会使用cache，也就不存在相关问题。 如果给dma的是带cache内存，那么cpu访问的时候就需要...
Linux DMA和CACHE
abc3240660的博客
08-06 773
RAM到外设: User WR -> Cache -> RAM User -> DMA(RAM->外设) 由此可见，用户写入的数据要先经过Cache，然后才被刷新到RAM，从而造成DMA时，RAM中的数据可能还是旧的。 所以需要写入数据后，DMA前，调用dma_sync_single_for_device强制把Cache中的数据刷新到RAM。   外设到RAM:...
[A-06] ARMv8/ARMv9-Cache的一致性机制(Cache系列完结篇)
基层架构师的分享
08-08 2367
书接上文 ，前序的文章我们介绍了Cache一致性的一些基础知识，为我们继续探讨ARM的一致性机制做了必要的铺垫。看过前文的我们应该清楚，ARM会提供两种方式维护Cache的一致性，这两种方式分别是：通过可以直接操作Cache的软件管理方式和直接通过在CPU内部的微架构内部和总线内部的一致性硬件管理单元的硬件方式。当然，为了提高处理器的性能和解放底层软件码农的双手，大部分的场景都是硬件在处理和维护Cache的一致性，自然我们要对这种方式做重点介绍。
3使用高级元数据 ( yocto-kernel-cache)
Jarvis的博客
08-30 1240
3使用高级元数据 (yocto-kernel-cache) 目录 3使用高级元数据 (yocto-kernel-cache) 3.1概述 3.2在配方中使用内核元数据 3.3内核元数据语法 3.3.1配置 3.3.2补丁 3.3.3特点 3.3.4内核类型 3.3.5BSP 说明 3.4内核元数据位置 3.4.1配方空间元数据 3.4.2配方空间外的元数据 3.5组织您的来源 3.5.1封装补丁 3.5.2机器分支 3.5.3特征分支 3.6SCC 描述文件参...
dma&CPU数据一致性
never_go_away的博客
08-01 748
DMA是一种无需CPU的参加就可以让外设与系统内存之间进行双向数据传输的硬件机制。它可以使系统CPU从实际的I/O数据传输过程中摆脱出来，大大提高系统的吞吐率，并且在传输期间，CPU还可以并发执行其他任务。
DMA cache一致性怎么保持（修改中）
星空语_的博客
03-08 647
（1）在向内传输（rx）时，DMA设备将数据写入内存后，DMAC将向CPU发出中断请求，在RX ISR中使用该内存之前，需要先InvalidateD-Cache（sync_single_for_cpu）使cache无效重填（refill），此时CPU通过高速缓存cache获得的才是最新的数据。CPU的读/写用的是不同的cache（读用的是cache，写则用的是write buffer），所以建立流式DMA映射需要指明数据在DMA通道中的流向，以便由内核决定是操作cache还是write buffer。
linux dma cache和主存数据不一致问题
slov8的博客
08-24 996
在DMA操作中cache和主存的数据不一致性的问题很常见，产生的根本原因是cache所访问的地址和dma的目的地址存在重叠，可以使用多种方法来避免这样的问题。
linux kernel中的CPU CACHE策略初始化流程
多年芯片设计领域从业经验，负责芯片bringup以及kernel驱动开发。
10-10 919
linux booting过程中会打印CACHE的写机制，打印信息如下： OF: fdt: Machine model: V2P-CA9 Memory policy: Data cache writealloc 以上打印信息来自于函数 build_mem_type_table(void) 它的调用栈如下： setup_arch | #ifdef CONFIG_MMU early_mm_init(mdesc); #endif | early_mm_init()
Linux下如何处理DMA与Cache的问题
lvtingting2007的专栏
01-06 1179
Linux下如何处理DMA与Cache的问题 当一块内存同时开始DMA和Cache时，会出现内存一致性问题： 1).在DMA操作前，假如CPU对内存进行了操作但是结果只是保持在Cache中，没有被更新到内存，DMA操作的内存数据就会是错误的。 2).DMA操作后，内存数据已经更新，假如Cache中仍然保持的旧数据，CPU操作会出错。 对于情况(1)调用Cache的F
ARM 的 缓存一致性
u011011827的博客
06-21 2651
缓存一致性
linux dma数据缓存访问,linux dma cache
weixin_35127842的博客
05-13 415
说到DMA，就会想到Cache，两者本身似乎是好不相关的事物。的确，假设DMA针对内存的目的地址和Cache缓存的对象没有重叠区域，DMA和Cache之间就相安无事，但是，如果有重叠呢，经过DMA操作，Cache缓存对应的内存的数据已经被修改，而CPU本身并不知道，它仍然认为Cache中的数据仍然还是内存中的数据，以后访问Cache映射的内存时，它仍然使用陈旧的Cache数据，这就会发生Cache...
转载 ： pci_dma_sync_single_for_cpu到底同步的是什么？
zhoucoolqi的专栏
09-02 4518
看了Documentation/DMA-mapping.txt这篇文档还是没明白，可能是e文太差了。。    albcamus 回复于：2008-03-28 16:51:13 引用：原帖由 smalloc 于 2008-3-28 16:22 发表 [url=http://linux.chinaunix.net/bbs/redirect.php?goto=findpost&pid=6536...
DMA那些事儿
rlk8888的博客
09-01 1150
在VIP群里，大家讨论热烈，完全可以看得出来大家都Linux技术和嵌入式技术等渴望和热诚，欢迎大家加入笨叔的VIP私密群，一起研究技术，一起奔跑，一起成长。 关于DMA 有朋友问有关DMA的相关问题，那么大家在编写驱动的时候需要额外小心敬慎。因为DMA的问题主要会影响cache的一致性。那linux内核里面提供了不少的API来帮助大家实现DMA的操作。 我们知道DMA使用的物理内存，那么在内核中主要有两类的接口来分配物理内存 * __get_free_page()和alloc_page.
dma_alloc_coherent分配的存储做cache一致性
06-23
<think>我们正在讨论Linux内核中DMA（直接内存访问）和cache一致性的问题。用户特别询问了dma_alloc_coherent函数如何实现cache一致性，并希望了解其原理和可能的代码示例。根据引用[1][2][3][4]，我们可以总结以下关键点：-dma_alloc_coherent()用于分配一段具有一致性映射的DMA内存。-该函数返回两个地址：一个虚拟地址（供CPU访问）和一个物理地址（供DMA控制器访问）。-这段内存被配置为uncached（非缓存），即CPU访问这段内存时不经过cache，从而避免了cache一致性问题。-其内部实现与体系结构相关，但对外提供了统一的接口。原理说明：1.为什么需要非缓存？-如果CPU使用cache访问DMA内存，而DMA控制器直接修改物理内存（不经过cache），会导致cache中的数据与物理内存中的数据不一致。-避免cache一致性问题的最简单方法就是让CPU访问这段内存时不使用cache。2.dma_alloc_coherent的实现原理：-该函数分配的内存区域在页表中被标记为uncached（具体如何标记取决于体系结构）。-例如，在ARM体系结构中，可能会使用特殊的内存类型（如Devicememory）或设置页表项禁止cache。-这样，CPU对该内存区域的读写操作都会直接访问物理内存，而不经过cache，从而保证DMA控制器和CPU看到的内存内容是一致的。代码示例（原理性伪代码）：```c#include<linux/dma-mapping.h>void*cpu_addr;//CPU可以访问的虚拟地址dma_addr_tdma_addr;//DMA设备使用的物理地址//分配一致性DMA内存cpu_addr=dma_alloc_coherent(dev,size,&dma_addr,GFP_KERNEL);if(!cpu_addr){//处理分配失败}//使用这段内存//注意：CPU通过cpu_addr访问，DMA设备使用dma_addr//释放内存dma_free_coherent(dev,size,cpu_addr,dma_addr);```实际使用中的注意事项：-由于不使用cache，CPU访问这段内存会比普通内存慢，因此只应在需要与DMA设备共享数据时使用。-对于写入操作，如果数据需要被DMA设备读取，确保在启动DMA传输前，CPU已经完成了对内存的写入（因为写操作是直接到内存的，不需要刷cache）。-对于读取操作，如果DMA设备刚刚更新了数据，CPU可以直接读取到最新数据（因为不经过cache）。其他相关函数：-对于需要流式DMA映射（非一致性）的情况，可以使用`dma_map_single`/`dma_unmap_single`等函数，此时需要手动处理cache刷新（使用`dma_sync_single_for_cpu`等）。总结：dma_alloc_coherent通过分配非缓存内存，从根本上避免了cache一致性问题，使得CPU和DMA设备可以安全地共享这段内存。但代价是CPU访问性能较低。相关问题：1.dma_alloc_coherent分配的内存为什么需要是非缓存的？2.除了dma_alloc_coherent，Linux内核还提供了哪些处理DMA映射的方法？3.在哪些情况下应该使用dma_alloc_coherent，而在哪些情况下应该使用流式DMA映射？</think>### DMA 内存分配与 Cache 一致性原理 在 Linux 系统中，`dma_alloc_coherent()` 函数是实现 DMA 传输中 cache 一致性的核心机制。其原理是通过分配**非缓存（uncached）内存**，使 CPU 和 DMA 设备访问同一物理内存时无需处理 cache 同步问题。 #### 实现原理 1. **内存属性配置** 函数内部将分配的内存区域标记为 `uncached`（具体实现与体系结构相关）： - 在 ARM 中：设置页表项为 **Device Memory** 类型 - 在 x86 中：使用 **UC（Uncacheable）** 内存类型 - 在 MIPS 中：分配在 **kseg1 非缓存区** ```c // 伪代码示例：ARM 架构的页表配置 set_pages_uncached(virt_to_page(cpu_addr), size); ``` 2. **双重地址返回** 函数返回两个关键地址（如引用[1][^1]和引用[4][^4]所述）： ```c void *cpu_addr = dma_alloc_coherent(dev, size, &dma_handle, GFP_KERNEL); ``` - `cpu_addr`：CPU 可用的**虚拟地址**（访问时绕过 cache） - `dma_handle`：DMA 设备使用的**物理地址** 3. **硬件协同** MMU 和 cache 控制器根据内存属性自动处理： - CPU 通过 `cpu_addr` 访问时，硬件**不缓存**数据 - DMA 设备通过 `dma_handle` 直接访问物理内存 #### 典型使用流程 ```c #include <linux/dma-mapping.h> void *cpu_addr; dma_addr_t dma_handle; // 分配一致性内存 cpu_addr = dma_alloc_coherent(dev, size, &dma_handle, GFP_KERNEL); // CPU 写入数据（无 cache 污染） memcpy(cpu_addr, src_data, data_size); // 启动 DMA 传输（设备使用 dma_handle） start_dma_transfer(dma_handle, size); // DMA 完成后 CPU 读取结果（直接访问物理内存） result = *((int*)cpu_addr); // 释放内存 dma_free_coherent(dev, size, cpu_addr, dma_handle); ``` #### 关键特性 1. **物理连续保证** 分配的内存物理地址连续（如引用[3][^3]所述），满足 DMA 硬件需求。 2. **自动 cache 管理** 如引用[2][^2]强调：CPU 访问该内存时**不触发 cache 操作**，避免了以下问题： - DMA 写入后 CPU 读到旧 cache 数据 - CPU 写入 cache 未同步导致 DMA 传输错误数据 3. **体系结构封装** 函数内部处理了不同架构的差异（如 ARM 的 CMA 配置、x86 的 IOMMU 映射等）。 > ⚠️ **性能权衡**：由于禁用 cache，频繁 CPU 访问时性能较低，适用于主要被 DMA 设备访问的内存区域。 #### 与流式 DMA 的对比 | **特性** | `dma_alloc_coherent()` | 流式 DMA (`dma_map_single()`) | |------------------------|-----------------------------|-------------------------------| | **内存来源** | 专用分配 | 任意已分配内存 | | **Cache 策略** | 强制非缓存 | 需手动刷 cache | | **物理连续性** | 保证连续 | 不保证 | | **适用场景** | 长期共享缓冲区 | 一次性传输 | ### 相关问题 1. **`dma_alloc_coherent()` 在哪些场景下会导致性能瓶颈？应如何优化？** 2. **当使用 IOMMU 时，`dma_alloc_coherent()` 的实现会有哪些变化？** 3. **如何验证一段内存区域是否真正配置为非缓存模式？** 4. **在嵌入式系统中，`dma_alloc_coherent()` 与 CMA（Contiguous Memory Allocator）的关系是什么？**
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值