Verilog 整数分频
偶数倍分频
偶数倍的分频实现还是比较容易的,可以通过计数器的方法来实现。
比如进行N倍偶数分频时,那么可以通过由待分频时钟来触发计数器进行计数,当计数器从0计数到N/2-1时,输出时钟进行翻转,同时计数器清零,依次循环。
这种方法可以实现任意的偶数分频,电路也不复杂。
其偶数分频代码如下:
module Fre_Div(
input clk_i,
input rst_n,
output reg clk_o
);
reg [2..
原创
2020-08-04 20:20:48 ·
634 阅读 ·
0 评论