- 博客(5)
- 收藏
- 关注
RSS订阅原创 3.2.1信号
信号一般在结构体声明中进行声明：语法格式为： signal 信号名 ： 数据类型 [:=初始值]’”"信号名“为所要定义的信号的名称，信号声明可以赋初值也可以不用赋初值可以在一个声明语句中定义多个类型相同的信号。例如：signal SUM ,CARRY:std_logic; ---------可以同时定义多个类型相同的信号signal TRIGGER:int
2016-12-06 16:11:22
359
原创 第三章 VHDL语言基本要素
3.1 词法单元3.1.1关键字 关键字不区分大小写，甚至可以混合来写3.1.2 标识符 标识符（identifiers）是由用户定义的用于标识各种名称的词语。例如：实体名，结构体名，端口名，各种信号名，变量名，常量名，原件名等 标识符的命名规则：
2016-12-05 17:35:00
1458
原创 2.2.1 实体声明
实体声明主要用于定义模块的对外输入/输出管脚和类属性参数配置实体的声明格式：ENTITY 实体名 IS GENERIC(常数名1：常数名类型[:=常数值]； 常数名2：常数名类型[:=常数值]； ........ );
2016-12-05 08:38:36
391
原创 第二章 VHDL语言程序结构
例程2-1 VHDL程序结构---与门的VHDL实现 LIBRARY IEEE; USE IEEE.std_logic_1164.all ENTITY AndGate IS PORT(a,b:IN std_logic; c:OUT std_logic); END And
2016-12-03 15:25:04
563
原创 VHDL初学者的建议
1.VHDL语言用于描述硬件，必须体会其“并发执行”的特性以及其他硬件相关特性2.注意VHDL语言的可综合性与可仿真特性 初学者一般是以设计可综合的VHDL程序为目的，注意VHDL的可综合性和可仿真性3.注意基本模块的VHDL设计方法 对于基本模块的VHDL设计多加练习实践能快速提升初学者的VHDL程序设计水平4语法学习“贵精不贵多，靠练不靠背” 大体了解VHDL
2016-12-03 14:02:22
1092
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人