- 博客(7)
- 资源 (4)
- 收藏
- 关注
RSS订阅原创 片上总线学习之AMBA（2）
一、上节简要回顾：1、AMBA简介，AMBA2.0：AHB，ASB，APB2、AHB组成：AHB master，AHB slave，AHB arbiter，AHB decoder3、APB组成：AHB2APB bridge，APB slave4、AHB信号：HCLK HRESETn HADDR HTRANS HWRITE HSIZE HBURST HWDATA HSELx HRDATA HREADY HRESP5、AHB传输的两个阶段：地址周期，数据周期6、当前传输的状态HTRANS
2022-05-20 15:13:12
994
原创 片上总线学习之AMBA（1）
一、AHB总线互连架构，以下图1是3个master与4个slave相连的AHB总线连接框图，master先发起一个请求给仲裁器，请求包括驱动地址和控制信号，仲裁器Arbiter允许某个主设备控制总线，选中的从设备slave响应地址/控制信号，然后从设备拉高HREADY信号，表示总线传输完成图1 AHB总线连接框图上图中，Arbiter选择其中一路Master的地址与数据，经过译码与HSEL（上图中未标出），输出给对应的slave。Decoder选择一路slave输出给master.
2022-05-19 10:45:15
755
原创 片上总线学习之Wishbone
片上总线学习之WishboneWishbone是Silicore公司推出的一种轻量级协议，结构简单，开源免费，未来有可能成为新的IEEE标准，看好其在Soc片上总线的应用前景，典型的WISHBONE总线架构如下图1所示。图1 WISHBONE典型架构WISHBONE连接方式有四种，分别为点对点，数据流，共享总线以及十字连接，下图2为点对点的典型连接图，信号线高电平有效，INTERCON连接对应数据、地址及控制线，SYSCON模块提供时钟和复位信号WISHBONE数据流典型连接如下图3所示，模块A
2022-04-03 17:04:36
5157
原创 UVM常见调试错误记录
将搭建UVM平台时遇到的错误记录如下，后续会继续更新：**1、**使用UVM仿真生成fsdb文件后，通过verdi打开会有很多编译错误，如uvm_pkg.sv(28): Error等解决方法：verdi命令后需加上-sverilog，filelist中的tb.f文件需要将UVMHOME/src/uvmpkg.sv与UVM_HOME/src/uvm_pkg.sv与UVMHOME/src/uvmpkg.sv与UVM_HOME/src/uvm.sv两个文件，否则会导致uvm一些库文件无法import进来
2022-01-19 17:09:38
3118
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人