Verilog RTL 代码设计新手上路 所有实验

1.  做一个4选1的mux，并且进行波形仿真 和2选1的mux对比，观察资源消耗的变化。
   

实验分析：4选1的mux实际上就是在2选1的mux上进行拓展，选用2位的控制信号控制4位输入信号的选择输出。
实验代码设计如下：

RTL视图如下：

波形仿真结果如下：

资源消耗变化如下：

2选1选择器

4选1选择器

2.  编写一个4X4路交叉开关的RTL，然后编译，看RTL View 比较2x2与4x4之间消耗资源的区别。通过对比资源，你有什么结论？
   

实验分析： 2X2路的交叉开关核心思想就是使用2个输出分别对应1个1位的控制信号，选择该输出哪一个输入信号。根据该思想设计4X4路的交叉开关，则每个输出对应一个2位的控制信号，从四个输入信号中选择一个进行输出，然后并联输出。

实验代码设计如下：

RTL视图如下：

波形仿真结果如下：

资源消耗如下：

22交叉开关

44交叉开关
如上图所见，4X4的交叉开关消耗资源成倍的增长了。

3.  编写一个8输入的优先编码器，然后编译，看RTL View：
   

实验分析：4输入的优先编码器本质就是一个4位输入的信号对输出进行控制，当对应为输入1时，输出与位数对应的数值，且高位输入控制优先。编写8输入的优先编码器实际上就是对4输入的位数进行一个简单拓展。

实验代码设计如下：