makefile_define补充

对makefile里的define补充说明

makefile里可能会用到define来打包一些可能会重用的指令，但是因为makefile里实际上会重用代码的情况并不多…所以，define是一个没怎么设计的挺难用的东西；有一点需要注意的是在define-endef范围内的变量定义和指令的执行，在该范围内，变量定义是无效的，在define段执行时回座位字符串展开；指令的执行则是需要注意一下`cmd`和$(shell cmd)的区别，区别是`cmd`在执行到当前指令的时候不展开，而$(shell cmd)在执行到当前指令的时候是展开为指令结果的；

define output
	A=pwd#作为字符串输出
	A=`pwd`#作为字符串输出
	A=$(shell pwd)#只有这个A的值是pwd展开之后的值，但是！
	echo $(A)#这句的输出是空的，上一句A=$(shell pwd)并不是存在一个被赋值的变量A，
	#而是define在执行的时候A=是一个字符串，然后$(shell pwd)在echo语句中也被直接展开为了字符串的形式；
	echo pwd#输出是echo pwd pwd，也就是pwd不展开为shell指令
	echo `pwd`#输出是echo `pwd` a/b/c，也就是先输出指令字符串，随后切到shell执行pwd
	echo $(shell pwd)#输出是echo a/b/c a/b/c，在这句指令显示的阶段$(shell pwd)就已经展开为对应的字符串了
	
endef
all:
	$(call output)