7、数字逻辑中的存储设备与有限状态机详解

数字逻辑中的存储设备与有限状态机详解

在数字逻辑领域，存储设备和有限状态机是至关重要的组成部分。它们广泛应用于各种数字系统中，为数据的存储和处理提供了基础支持。本文将详细介绍几种常见的存储设备，如SR锁存器、D锁存器、D触发器和寄存器，以及有限状态机的相关知识。

1. SR锁存器与使能功能

为了向D锁存器和最终的D触发器发展，对S’R’锁存器进行了改进，增加了使能线。这通过在S’R’锁存器的输入级添加两个与非门来实现，形成了带使能的SR锁存器。在这种拓扑结构中，与非门的使用改变了输入的极性，使得电路具有置位状态（S = 1, R = 0）和复位状态（S = 0, R = 1）。使能线标记为C，代表时钟。

当C = 0时，U3和U4的输出为1，并输入到交叉耦合的与非门配置（U1和U2）中，此时S’R’锁存器进入存储状态。当C = 1时，S和R输入的值在到达U1和U2之前被反转，允许在S = 1, R = 0, C = 1时进入置位状态，在S = 0, R = 1, C = 1时进入复位状态。需要注意的是，当S = 1, R = 1且C = 1时，存在潜在的亚稳态，应避免这种情况。此外，当S = 0, R = 0且C = 1时，存在第二个存储状态，但由于存储应由C输入控制，该状态未被使用。

2. D锁存器

带使能的SR锁存器可以进一步修改为创建一种新的存储设备——D锁存器。通过用S输入的反相版本驱动锁存器的R输入，避免了S和R输入具有相同值的情况，从而消除了真值表中的两个“不使用”状态。新的单一输入被重命名为D，表示数据。

当C = 0时，D锁存器将存储Q和Qn的最后一个值。当C = 1时，输出将跟随输入，即D = 1时