6、数字逻辑电路：组合逻辑与时序逻辑详解

数字逻辑电路：组合逻辑与时序逻辑详解

1. 组合逻辑电路

组合逻辑电路的输出仅取决于当前输入值。接下来将详细介绍几种常见的组合逻辑电路。

1.1 解复用器（Demultiplexers）

解复用器的工作方式与复用器互补。它有一个输入，该输入会被路由到多个输出中的一个，具体哪个输出被激活由选择输入决定。一个解复用器有 $n$ 条选择线，可将输入路由到 $2^n$ 个输出中的一个。当某个输出未被选中时，它输出逻辑 0。例如，设计一个 1 到 2 的解复用器，可采用经典的数字设计方法。

选择线状态	激活输出
0	输出 0
1	输出 1

1.2 加法器（Adders）

二进制加法与手工十进制加法类似，从数字的最低有效位（$p = 0$）开始相加，产生该位的和。若该位和无法用单个符号表示，则将高位符号进位到下一位（$p = 1$），后续高位相加时需包含低位进位。此过程持续到所有位运算完毕，最终位和也可能产生进位，需单独处理。

设计二进制加法器需创建组合逻辑电路进行逐位相加。由于组合逻辑电路只能产生标量输出，因此需要电路来产生每一位的和与进位。二进制加法器的位数在实现逻辑前预先确定（如 $n$ 位加法器），两个输入必须符合固定位数，较小数字的高位用 0 填充。对