5、数字逻辑中的逻辑最小化与中规模集成电路逻辑

数字逻辑中的逻辑最小化与中规模集成电路逻辑

1. 逻辑表达式的最小化

1.1 最小化的重要性

在数字逻辑设计中，将规范表达式简化为使用更少逻辑的等效形式至关重要。逻辑最小化能够降低逻辑电路在实际实现前的复杂度，减少所需的门数量、布局面积、布线以及功耗。

1.2 卡诺图（K - map）简介

卡诺图是一种手动最小化逻辑表达式的早期方法，由美国物理学家莫里斯·卡诺于1953年在贝尔实验室工作时引入。它是一种将真值表转换为便于通过图形过程进行逻辑最小化的形式，其效果与通过分配律对变量进行因式分解以及利用补码和恒等定理消除变量相同。

1.3 卡诺图的构建

卡诺图是一个二维网格，每个单元格对应一个特定输入代码的输出。相邻单元格的输入代码仅相差一位，相邻单元格定义为水平和垂直相邻的单元格，对角相邻的单元格不视为相邻。
- 2输入卡诺图 ：输入代码按常规顺序排列。
- 3输入卡诺图 ：输入代码沿顶部的排列需保证相邻代码仅相差一位，如00 - 01 - 11 - 10。行和列对应的输入文字可以跨越多行和多列，且3输入卡诺图的侧边仍被视为相邻，因为这些列的输入代码仅相差一位。
- 4输入卡诺图 ：同样遵循输入代码与相邻代码仅相差一位的规则，相邻单元格可以在上下边缘和左右边缘环绕。

1.4 使用卡诺图创建最小化的SOP表达式

每个输出为1的单元格都有一个与之关联的最小项。当两个相邻单元格的输出为1时，表明这两个最小项可以简化为一个最小化的乘积项