sareiu-优快云博客

原创 FPGA 零碎易误解知识点

initial语句到底能否被综合呢？很多的网友说，initial语句只是在仿真时有用，只是为了给仿真一个初值，是不能综合的。另外在读文件时，也只是在综合器综合时，把文件值赋值给对应存储器。但是把上述代码，配置到开发板中，initial语句赋值的初值，是可以被配置到开发板中的，经过赋值不同的值，会有不同的流水灯。下面是在quartus 中的模板代码中的说明。是可以利用下述模式进行赋初值的，VHDL中，大多都是用此方法进行赋初值的。initial语句和下面语句是等效的。　　// Scalar reg w

2020-07-21 11:52:56 545

转载 Verilog HDL always语句

转载出处:https://www.cnblogs.com/SummerSunnyDay/p/11543929.html如有侵权，请告之。在本篇里，我们讨论 Verilog 语言的综合问题，Verilog HDL (Hardware Description Language) 中文名为硬件描述语言，而不是硬件设计语言。这个名称提醒我们是在描述硬件，即用代码画图。在 Verilog 语言中，always 块是一种常用的功能模块，也是结构最复杂的部分。笔者初学时经常为 always 语句的编写而苦恼.

2020-07-21 11:35:18 6617

eCPRI_v_2.0_2019_05_10c.pdf

eCPRI V2.0 原版，updated: 2019-05-10 Introduction The Common Public Radio Interface (CPRI) is an industry cooperation aimed at defining publicly available specifications for the key internal interface of radio base stations, such as eCPRI connecting the eCPRI Radio Equipment Control (eREC) and the eCPRI Radio Equipment (eRE) via a so-called fronthaul transport network. The parties cooperating to define the specification are Ericsson AB, Huawei Technologies Co. Ltd, NEC Corporation and Nokia.

2020-07-21

AFDX协议/ARINC664中文版（第七部分）

ARINC664协议中文版本 ARNC64part7规范 3.31.2SAP端口……111124 3.3.1.3子虚拟链路… 25 3.32简单文件传输协议的例子 3.33ES通信协议栈… 3.3.3.IES的MAC协议定制…11 3.332ES的IP协议定制 3.4网终级别的互操作 3.4.1编址

2018-03-29

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人