中科大可编程逻辑器件期末考试回忆2022年秋

写在开头：

这门课整体难度不高，闭卷考试，宋老师性格很好，给分也不低，上课没点过名，只抽人起来翻译英文。

课程分为理论课（3学分）和实验课物理电子学（2学分），老师建议选择了实验课的同学同时选择理论课，但是选择了理论课的没有说也选实验课，反正我是都选了，实验课得分更高。

理论课的结构又分为期末考试和课程设计，期末考试应该占大头?期末考试内容我会在正文部分说。课程设计的话是用实验室的DE2115开发板完成一个项目，功能自己设计，自己发挥，也可以用自己买的FPGA的开发板。还可以用实验课最后的实验用的实验箱，那个稍微简单，但给分会低。

实验课每周有实验要求，记得好像有6/7次，每次提交工程和实验报告。本科接触过电子的应该难度不大，基本上就是应用Quartus软件进行原理图设计和时序功能仿真，助教在有实验周的课上都会花时间来演示（1、称赞助教们的认真负责，讲的十分仔细了，每一步每一个易错点都能提点到；2、小白直接拿手机录像然后回去照着一步一步抄就完事了，但是实验报告还是要认真写的；3、只选了理论课没选实验课的这个时间就可以摸鱼了（开玩笑））。

课程难点:对于电路时序图的理解；学习到的FPGA和CPLD的型号的结构；要初步掌握Verilog或VHDL这两种硬件描述语言的其中一种；英语不能太差。

考前：老师会划重点，相当于把每一章ppt可能会作为考点的地方再提一下，这个要好好听一下，把学到的知识再消化吸收一下。但是，效率上确实是不如看历年考试题。

正文：笔试内容

第一大题：简答题

1.Tsu Tco Thold的画图及解释

2.组合逻辑电路中的毛刺是如何产生的，怎么解决

3.CPLD的宏单元和FPGA的LE的结构画图，以及作说明

4.NiosII 是什么，使用的过程是怎么样的

5.Signal Tap的使用步骤以及相较于Signal Probe有哪些优点

6.Apex20KE用输出时钟驱动三个元件，如何使输入时钟和它们同步

第二大题：编程题

用硬件描述语言编写一个3-8译码器程序

第三大题:英文翻译

在StratixII那章PPT里，截取了三段，还算蛮长的写起来挺费时间，建议上课的时候就搞懂一些专业单词的意思然后记住。

第四题：应用题

1.

（1）Taa，Trc，Toha分别是什么解释

（2）三个时间之间的关系

（3）哪一个参数是最重要的

2.

D触发器的最高频率是多少，可以用TsuTpdTco来表示。