rockhui的专栏

<br />最近看到有关数据对齐的内容，每次都会提到对CPU的影响，但到底对CPU有什么影响？是怎样影响的？大都略过，没有详细的介绍，自己google了一下，找到了一些“蛛丝马迹”，在这儿与大家分享一下。 <br />      关于内存对齐的中文文章多在介绍对齐的'法则'，比如为什么sizeof(T)和我们估计的T的大小有出入呢等等，而对于内存对齐的本质少有介绍，我在Google上搜索了一阵后，在IBM开发社区上发现一篇叫'Data alignment: Straighten up and fly ri

<br />要了解如何使用memory barrier，最好的方法是明白它为什么存在。CPU硬件设计为了提高指令的执行速度，增设了两个缓冲区（store buffer, invalidate queue）。这个两个缓冲区可以避免CPU在某些情况下进行不必要的等待，从而提高速度，但是这两个缓冲区的存在也同时带来了新的问题。<br />要仔细分析这个问题需要先了解cache的工作方式。<br />目前CPU的cache的工作方式很像软件编程所使用的hash表，书上说“N路组相联（N-way set

一。x86实模式介绍       x86体系的处理器刚开始时只有20根地址线，寻址寄存器是16位。我们知道16位的寄存器可以访问64K的地址空间，如果程序要想访问大于64K的内存，就需要把内存分段，每段64K，用段地址+偏移量的方式来访问，这样使20根地址线全用上，最大的寻址

学习汇编语言，最关键的就在于汇编指令集的掌握以及计算机工作方式的理解，以下是80X86汇编过程中经常用到的一些汇编指令。从功能分类上来说，一共可分为一、   数据传送指令：MOV、XCHG、LEA、LDS、LES、PUSH、POP、PUSHF、POPF、CBW、CWD、C

实模式： （即实地址访问模式）它是 Intel公司80286及以后的 x86(80386,80486和80586等 )兼容处理器（ CPU）的一种操作模式。实模式被特殊定义为 20位地址内存可访问空间上，这就意味着它的容量是2的 20次幂（ 1M）的可访问内存空间（物理内存和BI