月上柳梢头的博客

zynq 7000 SOC的HP口是High-Performance Ports的缩写，如下图所示，一共有4个HP接口，HP接口是AXI Slave设备，我们可以通过这4个HP接口实现高带宽的数据交互。实现PL读写PS端挂载的DDR需要使用HP接口。 PL端的数据直接写进DDR内存里，通过HP ，交叉互联。 PL端时钟的改变。使带宽更大。 150 * 64B 添加时钟输入时，是额外添加的端口 经过自动分配地址后 就可以访问PS端的DDR。 因为以上文件的路径不同 所以要勾选添加进PRO： 顶层文

通过添加AXI_GPIO，直接在AXI接口上了。相关的胶连逻辑自动生成了。具体的AXI 与GPIO之间，怎么通过总线访问，总线又是怎么给各模块映射地址，要看IP模块的手册，和开发流程有关的文档。 通过自动分配地址，以下是寄存器访问内存一种方式 #define GPIO_BASEADDR 0x41200000 #define DATA_OFFSET 0x0 //数据 #define TRI_OFFSET 0x4 //方向 #define LED_DELAY 10000000 int m

实验内容：控制MIO端口的LED闪烁，闪烁次数16次。 主函数： int main(void) { int Status; u32 InputData; printf("GPIO Polled Mode Example Test \r\n"); Status = GpioPolledExample(GPIO_DEVICE_ID, &InputData); if (Status != XST_SUCCESS) { printf("GPIO Polled Mode Example Tes

模块框图： top代码： module key_led_top( input sys_clk, input sys_rst_n, input key_in0, input key_in1, output [3:0] led ); wire key_flag0,key_flag1; wire key_state0,key_state1; key_filter u_key_filter0( .clk (sys_clk)