同步时序逻辑电路的设计

小猿M

已于 2024-11-28 17:24:52 修改

阅读量1.6k

点赞数 27

分类专栏：数字电路文章标签：数字逻辑

于 2024-11-28 17:16:56 首次发布

本文链接：https://blog.youkuaiyun.com/qq_73354094/article/details/144095480

版权

数字电路专栏收录该内容

6 篇文章

订阅专栏

之前对同步电路的描述（同步时序逻辑电路的描述）是有了电路图，然后由方程推导状态转化，分析出电路功能；

设计同步电路，先分析实现怎样的功能，用状态图怎么描述，然后根据状态图写方程，画电路图。

同步时序逻辑电路设计

步骤：

(1)分析要求，作状态图;
(2)状态化简;
(3)选触发器及确定触发器的个数;

(4)状态分配(状态编码);
(5)作状态转换真值表;
(6)求出状态方程、激励方程和输出方程;
(7)对存在无效状态的电路,检查能否自启动

(8)画电路图。

还是举例来直观感受同步电路的设计

入门案例

作101串行序列检测器（这部分较为简单，用于初步熟悉流程）

(1)分析要求，作状态图;

先作出我们需要的情况，S0检测到1变为S1，S1检测到0变为S2，S2检测到1变为S1（此时的1即可作为101，也可以是101），同时输出1，也就是检测到了我们需要的序列。

然后将剩余的进行补充，由于输入只有两种情况0和1，所以每种状态有两条指向外的箭头。

(2)状态分配

由于有三种状态，需要两位来表示，那么就会多出一种状态没有用到，让他的次态、输出都为d

设S0=00 S1=01 S2=10 S3=11
(3)作状态转换真值表

由状态图作转换真值表

(4)求出状态方程、激励方程和输出方程

$Q_1^{n+1}=X$ ， $Q_2^{n+1}=\bar{X}Q_1^n$ ， $Y=XQ_2^n$

(5)画电路图

由于状态方程较为简单，所以采用D触发器

状态化简

目的：状态少，则使触发器最少；触发器少了，也就简化了激励方程

一、完全确定状态表的化简

等效状态判别：

1、对于两个状态，如果输入相同，输出相同，到达的次态也相同，那么这两个状态等效。

2、次态满足下列条件之一：(1)次态相同;(2)次态交错(循环);

(3)次态对等效(4)次态保持原状态不变

等效状态具有传递性：若状态S1和S2是等效的，状态S2和S3是等效的，则状态S1和S3也是等效的。任意等效状态的组合称为等效类。

状态化简就是从原始状态表中找出最大等效类的集合，然后用一个新符号表示最大等效类，从而得到最小化状态表，(S1，S2 ，S3)->A。

如果状态较少或者简单，我们可以直接观察，但是状态较多的时候，会有传递性导致直接看不出来，作隐含表，例如

隐含表就是将状态两两进行比较，
如果两状态的输出不同，那么一定不同；如果两状态输出和次态完全相同，打对钩；如果输出相同但次态不同，先将次态填入表中

然后由递推判断未确定状态的等效性：CF等效，那么AB等效（传递性）；AE依赖BE，BE依赖AE，所以ABE等效（次态对等效）；CD和DE不等效，所以DG不等效。最终

所以最大等效类的集合为：｛(A，B，E)、(C，F)、(D)、(G)｝

令(A，B，E)=a , (C，F)=b , (D)=c , (G)=d，得到化简表

二、不完全确定状态表的化简

有时我们只用到非2的幂次方个状态，注定有一些状态是未知d

相容状态：设S1和S2是不完全确定状态表中的两个状态，如果对于所有的有效输入序列，分别从S1和S2出发，所得到的输出响应序列和次态(除不确定的那些位外)是完全相同的，则S1和S2是相容的。

最大相容类：若一个相容类不是任何其它相容类的子集，则称该相容类为最大相容类

相容状态判别：

第一，它们的输出完全相同，或者其中的一个两个输出为任意值(d)。
第二，它们的次态满足下列条件之一:(1)次态相同;(2)次态交错;
(3)次态保持原状态不变;(4)次态对相容;(5)其中一个(或两个)为任意值。

相较于等效，相容无传递性。一个最大相容类里的元素一定是两两互相相容。

做隐含表，寻找相容状态对，输出不一致则一定不相容；输出和次态相同则相容；输出相同或者不确定，看次态；

依次推导，得

A只与BF相容，其他的互相相容，得到两个最大相容类：(B，C，D，E，F) (A，B，F)

如果用状态A代替(A，B，F)，用状态C代替(B，C，D，E，F)，则可得最小化状态表

因为现态A输入X=0得到B，而B既属于A又属于C，得到的次态为A,C，也就是不确定，所以次态为d；现态A输入X=1得到CD，而CD只属于C，所以得到的次态为C；对于C同理。

状态分配

状态分配遵循以下原则：

(1）在相同输入条件下具有相同次态的现状态应分配逻辑相邻编码。

(2)同一现状态在相邻输入条件下的不同次态应分配逻辑相邻编码。

以上保证触发器激励函数对应的卡诺图中有较多的“1”相邻,有利于激励函数的化简。
(3) 在所有输入条件下具有相同输出的现状态应分配逻辑相邻编码。

使输出函数对应的卡诺图中有较多的“1”相邻，有利于输出函数的化简。

如何分配过程中产生矛盾，按照原则相应的顺序进行分配；

例：对下列状态表进行状态分配