记录springboot配置WebMvcConfigurationSupport导致静态资源无法访问的问题

springboot 2.0配置WebMvcConfigurationSupport之后,会导致默认配置被覆盖,此时访问页面,会认为是访问controller对应的路径,要访问静态资源需在webmvcconfig中重写addResourceHandlers方法。

idea报错:

No mapping for GET /index.html

网页报错:

 

@Override
protected void addResourceHandlers(ResourceHandlerRegistry registry) {
    registry.addResourceHandler()
            .addResourceLocations("classpath:/templates/")
            .addResourceLocations("classpath:/static/");
    super.addResourceHandlers(registry);
}
### Vivado FPGA 项目开发实战指导 #### 安装 Vivado 设计套件 为了启动任何 FPGA 项目,首先需要安装 Xilinx 提供的综合环境——Vivado Design Suite。该工具不仅支持设计输入、综合、实现和仿真等功能,还提供了丰富的调试特性[^3]。 #### 创建新工程 一旦 Vivado 成功安装并启动,在创建一个新的 FPGA 工程之前,建议规划好项目的架构与需求规格说明书。通过菜单栏选择 "Create New Project" 启动向导,按照提示逐步设置目标器件型号、频率和其他必要参数。 #### 编写 HDL 或 IP 集成 对于大多数 FPGA 应用而言,核心工作在于编写硬件描述语言(HDL),如 Verilog 或 VHDL 来定义电路行为;或者利用预构建好的知识产权(IP)模块加速开发进程。在源文件管理器中添加相应的 RTL 文件,并确保它们被正确编译入顶层设计之中。 ```verilog // Example of a simple module written in Verilog module counter ( input wire clk, output reg [7:0] count ); always @(posedge clk) begin count <= count + 1; end endmodule ``` #### 功能仿真验证 完成初步编码之后,应该立即着手于功能测试阶段。借助 Vivado 自带的功能模拟器,可以在不依赖实际硬件的情况下评估设计逻辑是否满足预期性能指标。此步骤有助于尽早发现潜在错误,减少后期修改成本。 #### 物理实现与布局布线 当确认无误后,则进入物理层面的设计优化环节,即映射至具体芯片资源的过程。这一过程中会涉及到时序收敛分析、面积利用率考量等多个方面的工作。最终生成比特流(bitstream)用于下载到目标设备执行真实运行状态下的检验。 #### 下载程序到板卡 最后一步就是把经过充分验证后的二进制镜像烧录进所选配的目标开发板内。通常情况下只需连接 USB-JTAG 接口即可轻松完成加载动作。此时可以通过观察 LED 显示效果或其他外设交互方式直观感受成果。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值