基于FPGA的多路视频缓存

对于多路视频传输的场合，需要正确设置同步。 uifdma_dbuf0 的写通道输出帧同步计数器直接接入 uifdma_dbuf0，uifdma_dbuf1, uifdma_dbuf2, uifdma_dbuf3 的写通道同步计数输入。uifdma_dbuf0 的读通道，延迟 1 帧于 uifdma_dbuf0 的写通道帧计数器。

多路视频同频显示的原理如下图所示：

hsize表示像素实际显示的位置，在本次工程中用32为表示一个像素，因此一行像素所占用地址大小为hsize*4(32位数据为四字节)。

hstride则用于设置每行像素的第一个地址或者说用来表示显示器的一行像素数据需要占用的内存大小。例如我的显示器为1920*1080则每一行的起始地址需要上一行的起始地址加1920*4。

vsize则是对有效的行进行计数，每显示完一行数据进行加一。每行像素的起始地址可表示为vsize*hstride*4。