2.5Modelsim

视频链接：https://v.youku.com/v_show/id_XNTkxNDg2MTEwNA==.html?x&sharefrom=android&sharekey=59e4c264c93de043603d938d05eb7fd10

题目：例2.5.1中2选1数据选择器的仿真步骤

原理与目的：

原理：数据选择是指经过选择，把多路数据中的某一路传送到公共数据线上，实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多输入的单刀多掷开关。

实验目的：1.通过学习硬件编程语言，掌握一般时序逻辑分析的方法。

2.学会使用Verilog语言编写实现任意序列检测。

3.学会使用Verilog编写测试文件testbech的方法并在Modelsim中实现时序仿真。

步骤:

1.在Windows资源管理器中,新建-个子目录(例如,F:\Test._mux2tol)。

2.打开一个文本编辑器(例如,Notepad++),输人设计块和激励块源代码，并将它们保存在新建的子目录中,文件名分别为mux2lo1_ df.v 和lest _mux2lo1_ df.v, 如图1(对应教材中图2.5.4)和图2(对应教材中图2.5.6)所示。

3.打开ModelSim软件,创建- - 个新的工程设计项目(Test. _mux21o1 .mpf) ,添加已经存在的源文件( mux2to1. _df.v 和test_ .mux2to1. _df.v)。

4.在Projeet子窗口中,编译所有的源文件。如果编译成功,则代码文件的Status栏显示为绿色的“V”。如果编译出错,则会给出相关错误信息，修改代码,然后再重新编译,直到没有编译错误。

5.将设计载人仿真器,开始仿真。编译成功之后,仿真器通过调用Verilog HDL的顶层模块将设计载人到仿真器中,弹出与仿真相关的子窗口，且设置仿真时间从0时刻开始。

6.将需要观察的信号添加到Wave 子窗口中。

7.执行仿真命令,得到如图3(对应教材中图2.5.7)所示的输入、输出波形;同时,还得到图4(对应教材中图2.5.8)以文本方式显示的仿真结果。可见,在0~20 ns期间,由于PS=0,所以输出PY与输人PD0相同;在20~40 ns期间,PS=1,故输出PY与输人PDI相同。表明该设计块描述的逻辑功能是正确的。

8.结束仿真,退出ModelSim仿真器。

结果：