- 博客(11)
- 收藏
- 关注
RSS订阅原创 AXI总线详解
AXI4 通道信号定义及作用详解在 ARM 发布的《AMBA AXI 和 ACE 协议规范（IHI 0022E 版本）》中，AXI4 作为高性能总线协议的核心版本，通过独立通道设计实现高带宽、低延迟的数据传输。其通道信号按功能划分为全局信号、读地址通道、读数据通道、写地址通道、写数据通道、写响应通道及低功耗接口信号，各通道信号协同工作，支撑事务的发起、数据传输与完成确认。以下是各通道信号的详细定义与作用解析：一、全局信号（Global Signals）
2025-12-16 10:38:04
898
原创 TCL语言学习2（过程）
tcl的过程其实是由一系列命令构成的代码块，用于执行特定的任务，TCL的过程类似于C语言中用户定义的函数，过程由命令proc创建，其后跟随三个参数：第一个参数是过程名，也就是get_max，第二个参数是过程要用到的参数名列表,也就是num1,num2，第三个参数是构成过程块的Tcl脚本，过程块通过return命令返回该过程的值。proc的第二个参数是参数名列表，在调用proc创建Tcl命令时，Tcl解释器会复制参数值，再将其传递给命令，什么意思呢，如下代码，在使用sum时，传递给sum的是。
2025-09-16 13:25:05
704
原创 quartus II 14.1使用问题记录
使用Notepad++编辑器编写了一个"xx.v"文件，将这个文件添加到quartus II 14.1软件中，在这个"xx.v"文件中例化了一个FIFO IP，在工程中我也添加了这个FIFO IP，但是在。窗口无法观察到例化的FIFO IP，只有这个"xx.v"文件存在，正常在这个文件的左边会有一个“”这个关键字是灰色的，没有变成蓝色，正常情况下关键字会是蓝色，经过多次尝试，发现在“”键，关键字就会变成蓝色，例化的module 和 IP就会显示出来了。在软件中查看这个"xx.v"文件发现“
2025-08-27 10:35:52
245
原创 关于PCIE的一些理解
这里就只记录存储器读写请求，HOST主桥初始化时，将PCI设备使用的BAR空间映射为处理器的存储地址空间，处理器通过存储器读写指令访问“存储器域”的存储地址空间，HOST主桥将“存储器域”的读写请求翻译为PCI总线的存储器读写总线事务之后，再发送给目标设备。在PCI设备中存在一个配置空间，在配置空间中有6个BAR寄存器。每个寄存器都与PCI设备使用的一组PCI总线地址空间对应，BAR寄存器记录这组地址空间的。在PCI设备进行DMA操作时，使用的目的地址时PCI总线域的物理地址，而不是存储器域的物理地址。
2025-08-23 17:02:03
210
原创 TLC语言学习1
在tcl中“” 和{} 两个符号都可以将多个单词，包括分隔符和置换符等特殊字符组成一组，作为一个参数处理，双引号和花括号的区别在于：双引号内的置换可以正常进行，而花括号内的置换可能会被阻止，基本上都会被阻止，只有当命令同时存在花括号和双引号时，双引号在外面一层时，不会阻止，当都存在时，最外层符号起主导作用；命令置换实际上就是命令的嵌套，命令置换会导致某一个命令的所有或者部分单词被另一个命令的结果所代替，在命令置换时“[]”中可以有很多条命令，命令通过换行符或分隔符隔开，，最终只会返回最后一条命令的返回值。
2025-08-18 11:39:32
909
原创 xilinx 7系列高速口时钟
摘要：本文详细分析了FPGA中GTX/GTH收发器的时钟生成机制。发送端通过IBUFDS_GTE2专用缓冲器输入时钟，经GTXE2_COMMON/GTXE2_CHANNEL原语处理后输出TXOUTCLK/RXOUTCLK。TXUSRCLK和TXUSRCLK2由TXOUTCLK经MMCM分频生成，其频率关系由TX_DATA_WIDTH等参数决定。接收端RXUSRCLK和RXUSRCLK2的生成原理类似，频率取决于内部数据路径宽度和接收线速率。当线速超过6.6Gb/s时需启用4字节内部数据通路。文中提供了详细的
2025-07-22 17:46:51
685
原创 hls_resize_ip 上板测试
中通过xilinx官方例子实现了Resize图像缩放功能，通过仿真成功将128x128.png图片缩小到64x64.png大小；上板测试在正点原子的《26_ov5640_hdmi》工程基础上修改，为了修改较小，需要将官方例子使用的M_AXI接口修改为AXI_S接口，从axi4协议转换到axi流模式；修改这两个信号的接口编译指令：点击左上角中。点击橙色框图，会出现很多信号参数，找到。文件，在界面的右边界面会有橙色框图（选项中将深度删掉，点击OK即可；信号采用相同操作，操作完如下；信号下面那条编译指令，找到。
2025-06-18 17:02:13
1648
原创 HLS实现Resize图像缩放
中添加OpenCV编译生成库文件位置，内容：-L E:/Xilinx/opencv/build/win-install/x64/mingw/lib -lopencv_imgcodecs440 -lopencv_imgproc440 -lopencv_core440 -lopencv_highgui440 -lopencv_flann440 -lopencv_features2d440；这个配置有好几处，容易配置错误，可以专门创建一个文件，用来保存这些配置，方便后续改动。处填入项目名称，点击。
2025-06-16 16:43:33
945
原创 xilinx processor system reset
dcm_locked信号拉高前，所有输出复位一直有效，dcm_locked信号拉高后，一段时间后复位相继释放，其中bus_struct_reset、interconnect_aresetn复位最先释放，然后peripheral_reset、peripheral_aresetn释放，最后mb_reset释放。mb_debug_sys_rst输入拉高不足4个slowest_sync_clk 周期。mb_debug_sys_rst输入拉高5个slowest_sync_clk 周期。
2025-06-13 12:20:25
842
原创 Vitis_2024.2、OpenCV4.4.0
本文详细介绍了在Windows系统上安装和配置CMake、OpenCV及Mingw-w64的步骤。首先，从官方网站下载CMake并安装，接着下载OpenCV 4.4.0及其contrib库，并按照指定路径进行配置。然后，下载并安装Mingw-w64，并配置环境变量。使用CMake编译OpenCV时，需选择正确的库文件和生成文件保存位置，并根据需要调整编译选项。编译完成后，通过命令行进行多核编译和安装。最后，设置用户环境变量，包括LD_LIBRARY_PATH、OPENCV_INCLUDE和OPENCV_LI
2025-05-15 16:24:50
1824
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人