- 博客(2)
- 收藏
- 关注
RSS订阅原创 FPGA的不定字节生成crc校验码并放在末尾2字节
7:0]din[0:mm](mm大于width+2)输出部分 为01 06 00 00 00 00 89 ca共8字节。din_bit（输入宽度（不带校验位））输入部分 为01 06 00 00 00 00共6字节。下面是代码部分（本次实验采用vivado，因此使用ILA的IP核）输出宽度din_bit+2。din_en（输入使能）输出： 与输入类型相同。输入： clk。校验过程与上篇几乎一致。
2023-12-13 11:51:14
100
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人