- 博客(2)
- 资源 (9)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 [Verilog]半减器，全减器设计
题目描述：用Verilog语言设计一位半减器，然后在该半减器的基础上利用元件调用的方法设计一位全减器。1）半减器真值表如表1。 输入被减数（x） 输入减数（y） 减法差值输出（diff） 减法借位标志输出（s_out） 0 0 0 0 1 1 0 0
2021-05-17 11:17:19
28147
3
原创 用Verilog描述带有异步复位的可加减控制的50进制加减计数器
module 50jishuqi(clk,rd,updown,q); input clk; input rd; input updown; output [5:0]q; reg[5:0]y; always @(negedge clk or negedge rd) if(rd==1'b0) y<=6'b000000; else begin if(updown==1'b1) ...
2021-05-16 23:52:08
2816
2
altiumdesigner教学PPT_第1章 Altium Designer 介绍.ppt
altiumdesigner教学PPT_第1章 Altium Designer 介绍.ppt
2021-06-24
altiumdesigner教学ppt_第3章 原理图元件库的管理与创建（精简）.ppt
altiumdesigner教学ppt_第3章 原理图元件库的管理与创建（精简）.ppt
2021-06-24
加减计数器问题。。。。
2021-05-11
TA创建的收藏夹 TA关注的收藏夹
TA关注的人