- 博客(5)
- 收藏
- 关注
原创 signal unoptimizable 解决办法 verilator
将电路中报错的变量进行路径分析,查看是否存在某条数据通路导致自己部分赋值给自己导致无限刷新。wire 类型的变量指向自己无限递归,由于不存在时钟延时,会导致逻辑错误。这个赋值看起来没有问题,实际上会无限刷新x的值!
2024-04-30 16:43:59
323
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人