- 博客(19)
- 收藏
- 关注
原创 通信电子线路实验报告二:高频丙类功率放大器
时,放大器处于过压状态,如 B 点所示,集电极电压虽然比较大,但集电极电流波形有凹陷,因此输出功率较低,但效率较高。由图可知基极直流偏压。将电路当中Q1管的发射极电流、Q1管的发射极电流和Q1管的基极电流、以及Q1管的基极电压和它的集电极电压添加到输出选项卡,作为我们观察的目标,再执行Simulate,就可以看到直流偏置点的仿真结果。上述实验的测试结果表明:该放大器可以通过输出电压随负载的变化产生的波形,来判断放大器集电极的工作状态,没有加负载电阻之前,放大器处于欠压状态,加上负载电阻R2后,随着。
2024-12-04 15:37:17
3051
原创 通信电子线路实验报告一:高频小信号调谐放大器
相比于低频电路而言,高频电路通常是用来做发射信号、接收和处理信号的最前端电路,而低频电路通常是用来处理经滤波电路滤除高频信号后进行低频处理的未端电路。小信号调谐放大器,一般工作在甲类状态,多用在接收机中做高频和中频放大,对它的主要指标要求是:有足够的增益,满足通频带和选择性要求,工作稳定等。输出电压近似为周期约92.6ns的正弦波,峰谷约为-5.68uV,峰值约为7.93uV,峰峰值约为13.61uV。然后改变高频信号的频率,记下此时的信号频率,测出电路的输出电压及算出对应的电压增益。
2024-12-04 13:44:07
7310
原创 数字信号处理实验报告六:数字信号处理在多音频拨号系统中的应用
通过对多音频拨号系统的分析与仿真实验,了解双音多频信号的产生、检测,包括对双音多频信号进行DFT时的参数选择等,使学生初步了解数字信号处理在实际中的使用方法和重要性。双音多频(Dual Tone Multi Frequency, DTMF)信号是音频电话中的拨号信号,由美国AT&T贝尔公司实验室研制,并用于电话网络中。这种信号制式具有很高的拨号速度,且容易自动监测识别,很快就代替了原有的用脉冲计数方式的拨号制式。
2024-11-26 10:19:41
2109
原创 数字信号处理实验报告四:IIR数字滤波器设计及软件实现
②设计过渡模拟滤波器;我也知道了IIR滤波器的基本设计过程是:①将给定的数字滤波器的指标转换成过渡模拟滤波器的指标 ②设计过渡模拟滤波器 ③将过渡模拟滤波器系统函数转换成数字滤波器的系统函数。但频域是分离的,所以可以通过滤波的方法在频域分离,这就是本实验的目的。(4)调用滤波器实现函数filter,用三个滤波器分别对信号产生函数mstg产生的信号st进行滤波,分离出st中的三路不同载波频率的调幅信号y1(n)、y2(n)和y3(n), 并绘图显示y1(n)、y2(n)和y3(n)的时域波形,观察分离效果。
2024-11-25 15:48:17
3170
原创 数字信号处理实验报告三:用FFT对信号作频谱分析
因为x3(n)=x2((n+3))R8(n),所以x2(n)和x3(n)的8点DFT的模相等,而N=16时,x2(n)与x3(n)不满足循环移位关系,所以模不同。因为x4(n)的周期为8,所以N=8 和N=16均是其周期的整数倍,得到正确的单一频率正弦波的频谱。① 如果周期序列的周期未知,可先通过计算周期序列的自相关函数,估算周期序列的周期,然后截取周期序列的主值序列并进行N点DFT,如果截取长度M等于周期序列的整数个周期,则XM(k)可以表示周期序列的频谱结构。可以根据此式选择FFT的变换区间N。
2024-11-21 10:44:56
6546
3
原创 数字信号处理实验报告二:时域采样与频域采样
由图可见,采样序列的频谱的确是以采样频率为周期对模拟信号频谱的周期延拓。对比上面叙述的时域采样原理和频域采样原理,得到一个有用的结论,这两个采样理论具有对偶性:“时域采样频谱周期延拓,频域采样时域信号周期延拓”。对信号x(n)的频谱函数X(ejω)在[0,2π]上等间隔采样N=16时,如图4.2(c)和(d)所示。当N=32时,如图4.2(e)和(f)所示,由于N>M,由频域采样定理,所以不存在时域混叠失真。5.相频特性, 它指的是当ω由0到∞变化时,∠G(jω)的变化特性称为相频特性,记为ϕ(ω)。
2024-11-20 19:32:56
3245
原创 数字信号处理实验报告一:系统响应及系统稳定性
在数字信号处理的理论中,人们把能加工、变换数字信号的实体称作系统,由于处理数字信号的系统是在指定的时刻或时序对信号进行加工运算,所以这种系统被看作是离散时间的,也可以用基于时间的语言、表格、公式、波形等四种方法来描述。可行的方法是在系统的输入端加入单位阶跃序列,如果系统的输出趋近一个常数(包括零),就可以断定系统是稳定的[19]。5)如果信号经过低通滤波器,把信号的高频分量滤掉,时域信号的剧烈变化将被平滑,由实验内容(1)结果图 (a)、(b)和(c)可见,经过系统低通滤波使输入信号δ(n)、
2024-11-19 10:46:42
2575
原创 嵌入式实验报告:家用计时器
(1)STM32通用定时器硬件原理:STM32的通用定时器是一个通过可编程预分频器驱动的16位自动装载计数器构成。STM32有4个通用定时器(TIM2、TIM3、TIM4、TIM5),它们适用于多种场合,除了基本的定时,它主要用在测量输入脉冲的频率、脉冲宽与输出PWM脉冲的场合,还具有编码器的接口。每个定时器都是完全独立的,没有互相共享任何资源。它们可以一起同步操作。图 2.3通用定时器框图(2)时基单元:这个部分与普通单片机的定时器相似,由3个小单元组成,分别是:计数器(CNT);
2024-11-19 10:25:38
2044
原创 图像处理实验报告
均值滤波简单来说就是对某个区域内的像素值取平均值代替原像素值,中值滤波和均值滤波不同的地方是,中值滤波是对图像的像素值进行排序,取中间的像素值赋给新的图像,使拥有不同灰度的点看起来更接近于它的邻近值。低通滤波后,高频分量减少,保留低频分量,图像呈现出模糊外观的效果,图像整体上看起来更加平滑和均匀,对比度下降,也失去了边缘以及细小的特征。返回矩阵D的行数W。读入一副彩色图像,构建高通的低通滤波器,对图像进行高通和低通滤波,要求低通滤波器模板面积约为图像的25%,高通滤波器模板面积约为80%。
2024-11-18 22:07:51
1677
原创 高频电路电路原理图及其仿真结果汇总
实验一:文氏桥振荡器实验二:选频放大器实验三:压控放大器实验四:方波三角波发生电路实验五:555调制多谐振荡器实验六:数字钟实验七:高频小信号级联放大器实验八:高频功率放大器实验九:高频电容三点式振荡器(西勒振荡器)实验十:模拟乘法器混频器电路实验十一:直接调频器电路实验十二:乘积型鉴相器和压控振荡器实验十三:电容耦合相位鉴频器
2024-11-18 21:39:15
1004
原创 《电子系统工程实践》技 术 报 告
用户系统也称为分支系统,它是干线分支后的分支信号传输系统,它把干线系统分支后的射频信号合理地分配给各电视用户。它一般由分配器、分支器、支线放大器、串接单元、终端器等组成。在电视用户的电平分配过程中,用户电平过高,接收机的高频头工作会过载,使接收机无法工作。用户电平过低,接收机的信噪比变差。标准规定用户电平为60dB-80dB之间。可按常温下70±2dB进行设计。用户电平是设计分配系统的重要依据,用户电平的计算方法有顺算法和倒算法。
2024-11-18 21:28:22
909
原创 二进制数字调制器的设计
时钟信号clk接开发板的一个引脚C9,四选一多路选择器的两个输入端信号分别接开发板的两个控制按键key引脚M15和M16,输出信号接入LED引脚E10。我们在输出端设置一个四选一多路选择器负责控制调制信号的类型,前面级联的乘法器组成分频电路,用来实现发送“00、01、10、11”时的调制信号。的二进制调制器的设计获得了比较满意的成果。两个电平,相乘的结果相当于将载频或者关断,或者接通,它的实际意义是当调制的数字信号为。的已调波形,而这个可以用受矩形脉冲序列控制的开关电路对两个不同的独立的频率源。
2024-11-18 17:34:07
821
原创 电子设计自动化实验报告四:正弦波发生器的设计
是一种类似于示波器的波形测试设备,它可以监测硬件电路工作时的逻辑电平(高或低),并加以存储,用图形的方式直观地表达出来,便于用户检测、分析电路设计(硬件设计和软件设计) 中的错误,逻辑分析仪是设计中不可缺少的设备,通过它可以迅速地定位错误,解决问题,达到事半功倍的效果。3、打开Quartus II 应用程序。将数字信号CLK给到P_E1引脚,再烧录之前我们需要设置好参数,首先设置好输出端口,这里我们选用AR和Q端口,Clock选用CLK端口,采样深度选择1K,之后选择我们的工程输出文件sin68.sof。
2024-11-18 17:27:54
1520
原创 电子设计自动化实验报告五:任意波形发生器的设计
我们需要再额外设计脉冲波和三角波,同上一节的步骤一样,这里我们另外设计了一个四选一模块,来决定输出四个波形的哪一个波形这里。在完成这一切之后,我们需要设计一个ROM,在Library中找到on chip Memory -> ROM 设计好ROM,其连接文件就是刚才保存的mif文件,完成这些之后,ROM就可以根据地址输入输出对应的波形数值了。时钟信号clk接开发板的一个引脚P_E1,四选一多路选择器的两个输入端信号分别接开发板的两个控制按键key引脚M15和M16,输出信号接入LED引脚E10。
2024-11-18 16:00:31
1571
原创 电子设计自动化实验报告三:实用计数器的设计
计数器属于时序电路的设计,所以我们将用到时序电路设计的知识,即不完全的if情况,让VHDL综合成保持状态,让计数器随时间信号高电平时结果不断自加,其他情况下保持不变,并且判断结果是否大于40,是的话,就使计数器清0,并且进位信号输出1,另外加入复位输入信号RST,当RST为0时有效,输出计数信号为0重新开始计数,当LOAD预置数信号有效时,输出结果此时会与DATA信号一样。在完成输入代码后,我们进行时序仿真,在导入引脚并且对输入引脚设置好波形之后,运行并得到仿真结果如图2所示。编写41进制计数器的程序。
2024-11-18 15:48:47
850
原创 电子设计自动化实验报告二: 基于原理图的全加器的设计
首先我们设计的是半加器,绘制好半加器的原理图,进行时序仿真没有问题之后,再将半加器封装成可以调用的元件,接着,我们编辑了全加器的原理图,在此过程中,我们调用了之前设计的半加器,导线连接完成之后,我们进行了时序仿真测试,最后显示结果与实验要求的一致。任何一个被例化语句声明并调用的设计实体可以以不同的形式出现,它可以是一个设计好的VHDL文件,也可以是来自FPGA元件库中的元件或者是FPGA器件中的嵌人式宏元件功能块,或者是以别的硬件描述语言,如VerilogHDL设计的元件,还可以是net2表示IP核。
2024-11-18 15:41:19
1565
原创 电子设计自动化实验报告一:数码管显示电路的设计
SEL[0..5]是6个数码管的六个控制引脚,也是低电平有效,当控制引脚为低电平时,对应的数码管有了供电电压,这样数码管才能点亮,否则无论数码管的段如何变化,也不能点亮对应的数码管。SEL[0..5]是六个数码管的六个控制引脚,也是低电平有效,当控制引脚为低电平时,对应的数码管有了供电电压,这样数码管才能点亮,否则无论数码管的段如何变化,也不能点亮对应的数码管。本实验我们使用的是共阳极数码管,当某一字段对应的引脚为低电平时,相应字段就点亮,当某一字段对应的引脚为高电平时,相应字段就不亮。
2024-11-18 15:35:03
2262
原创 Matlab PSO智能优化算法
与遗传与退火算法不同的是,PSO算法我们可以看作是粒子寻找最优值,映射到我们世界里,可以理解为一群人在沙漠里淘金,划定一片区域,然后在这片区域分散开来寻宝,对应于x,y的取值范围,每个人都有自己的行进方向和速度,对应于粒子行进的方向和速度这两个参数vlimit = [-0.8, 0.8]; % 设置速度限制。如果一个人寻找到金,那么将会通知所有人朝他那里聚拢,此时所有粒子的行进方向和速度都会得到更新,也就是向寻找到最优值的粒子靠拢,如果这期间有一个人找到了另外一堆金子而且比前一个人更多的话,
2024-11-08 11:14:27
876
原创 GaN HEMT器件在栅极偏置下的寿命模型
本节重点介绍温度应力对器件失效机理的影响,主要是栅偏应力对器件失效机理的影响,称之为HTGB(High Temperature Gate Bias)研究。从栅压应力大小、栅压应力时间等不同的实验条件出发,研究p-GaN HEMT器件相关电学参数的稳定性(也即高温偏置下的可靠性)问题。通过器件电学参数的退化结果,对其失效机理进行研究和分析。对不同的栅压应力及作用时间来说,不同电学参数的退化程度不一定相同,从而能够反映不同的失效机理。主要分析的电学参数包括阈值电压(Vth)、导通电阻(Ron)、栅极漏电流(Ig
2024-11-05 12:11:09
2160
本科时期的课程设计,99分(满分100),在面包板上使用555芯片、74LS74芯片和一片通用四运放324芯片,设计制作一个频率可变的同时输出方波I、方波II、三角波、正弦波II的多种波形产生电路
2024-11-29
FIR数字滤波器设计与软件实现.pdf
2024-11-25
IIR数字滤波器设计及软件实现
2024-11-25
本科嵌入式实验报告以及大作业,九十多分满绩的实验报告;开发自己的固件库函数模板,掌握基于STM32固件库进行编程的方法
2024-11-08
氮化镓HEMT栅极偏置下的退化机制及其可靠性建模
2024-11-05
增强型GaN HEMT cascode器件;可靠性测试;寿命模型
2024-11-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
RSS订阅