# Quartus实现四位全加器

最新推荐文章于 2025-03-04 20:04:35 发布

柒儿啊

最新推荐文章于 2025-03-04 20:04:35 发布

阅读量4k

点赞数 1

分类专栏： FPGA 文章标签： fpga开发

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/qq_53203987/article/details/129751531

版权

文章目录

一.原理图实现四位全加器
二.Verilog实现四位全加器
三.引脚配置及效果
四.总结
五.参考博客

一.原理图实现四位全加器

1.首先将之前做的一位全加器作为模块选择File->Create/Update->CreateSymbolFilesforCurrentFile
选择File->New->Block Diagram/Schematic File
选择元件（四个fulladder，两个input，两个output，两个gnd）
原理图如下（注意标注输入输出名和分支名）
编译成功后选择tool->Netlist Viewers->RTL Viewer得到电路图如下

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。