- 博客(7)
- 收藏
- 关注
RSS订阅原创 DRV8332/DRV8312使用
虽然 GVDD_X 和 VDD 是独立监控的，但如果任何 VDD 或 GVDD_X 引脚上的电源电压降至 UVP 门限以下，所有半桥输出将立即设置为高阻抗 (Hi-Z) 状态，并将 FAULT 设为低电平。B 和 C 也是如此。在 CBC 限流模式下，当检测到低压侧 FET OC 时，器件将关闭受影响的低压侧 FET，并保持同一半桥的高压侧 FET 关断，直至下一个 PWM 周期；当检测到高压侧 FET OC 时，器件将关闭受影响的高压侧 FET，并开启半桥的低压侧 FET，直至下一个 PWM 周期。
2024-10-28 21:53:06
1445
原创 （TI技术手册翻译）用 C/C++ 编程 TMS320x28xx 和 TMS320x28xxx
TMS320x28xx 和 TMS320x28xxx 属于 C2000 系列微控制器 (MCU)，主要面向嵌入式控制应用。为便于在这些器件上编写高效且易于维护的嵌入式 C/C++ 代码，TI提供了 hardware abstraction layer方法来访问内存映射的外设寄存器。这些方法包括bit field和寄存器文件结构方法以及 C2000 外设驱动程序库方法。本应用报告解释了这些 hardware abstraction layer的实现，并将它们与传统的 #define 宏进行了比较。 此外，还讨
2024-08-01 17:45:21
1752
原创 DRV8301 芯片手册（TI技术手册的翻译）
文章目录一、特征二、Description三、 Pin Configuration and Functions1.Pin Configuration2.Function六、 Specifications1. 绝对最大额定值2. ESD 额定值3. 建议的运行条件4. 热学参数5. 电气特性6. 采样电流放大器特性7. buck特性8. SPI定时器特性（仅限从模式下）9. 栅极时间和保护开关特性10. 典型特征七、 Detailed Description1. Overview2. FunctionalB
2024-07-30 14:11:18
4797
原创 AE之路2：IC测试之AC测试
关断延迟：在输入信号发生变化的同时输出信号从L、H状态变为Z状态所需要的时间。从H状态变化时是Tphz，从L状态变化时是Tplz。上升时间一般指信号从其电压值上限的10%升到90%所需要的时间，下降时间一般指信号从其电压上限90%降至10%所需要的时间。使能延迟：在输入信号发生变化同时输出信号从Z状态变为H、L状态所需要的时间。上升延迟：在输入信号发生变化同时输出信号从低电平转为高电平所需要的时间。下降延迟：在输入信号发生变化同时输出信号从高电平转为低电平所需的时间。
2024-07-28 18:06:11
1024
原创 AE之路1：IC测试之DC test
因此测试方法为：在规定测试温度下将所有IO置于输入状态，分别在VDDmax和VDDmin下验证VIL和VIH。因此测试方法为：在规定温度下将IO口置为输出状态，在VDDmin下验证VOH和VOL。IIH：测试时给IO高电平，可以测得IO口到VSS的漏电流，进而可以计算出阻抗。IIL：测试时给IO口低电平，可以测出VDD到IO口的漏电流，进而计算出阻抗。IOH：IO口输出高电平时的电流大小，可间接得到IO口内阻大小。IOL：IO口输出低电平时的电流大小，可间接得到IO口内阻大小。
2024-07-28 16:37:09
1640
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人