- 博客(13)
- 资源 (1)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 Java 核心技术 卷Ⅰ
看书过程整理的一些笔记，大多是书上摘抄内容。可能有些无用功，但强迫症还是使我做了，不然看了啥都没留下，书也不是很方便，有个电子版笔记必要时我也能翻一翻。会评估输入，然后打印结果，等待下一个输入。不需要启动一个庞大的开发环境，简单高效。
2025-03-05 18:55:49
1047
原创 简易LL(1)分析器自动生成程序
通过设计、编制、调试一个可以生成简易LL(1)分析器的程序，进一步加深对编译器的词法分析、语法分析、错误处理及输出等环节的理解，获得对实际编译器的构造原理、过程和方法的感性认识，系统掌握编译器语法分析技术。
2024-08-24 15:32:13
805
原创 数据拟合应用程序
本数据拟合应用程序名为“数据拟合大师”，旨在为用户提供一个直观且功能丰富的工具，用于执行数据拟合任务。软件的核心功能包括数据输入、拟合函数选择和图表展示。此外，为了提升用户体验和实用性，软件还支持从CSV或TXT文件中导入数据，并提供一键清除所有数据的功能。
2024-05-27 16:45:28
1896
原创 基于P2P范型的即时聊天系统
系统主要设计了以下几个功能： 1. 点对点单人聊天； 2. 多人在线同时聊天； 3. 用户可以自由加入和退出系统； 4. 具备用户在线状态监听功能；
2023-11-21 12:50:56
1472
2
原创 时序逻辑电路设计入门——Verilog HDL语言
时序逻辑电路设计入门——Verilog HDL语言计数器移位寄存器计数器module count_test(en,clk,clr,cout,outy);input en,clk,clr;output [3:0]outy;output cout;reg [3:0]outy;always @ (posedge clk or posedge clr)// 请在下面添加代码，完成16 进制计数器功能/* Begin */if(clr) outy<=0;else if(en) if
2021-05-30 12:34:24
2880
原创 时序逻辑电路设计进阶——Verilog HDL语言
时序逻辑电路设计进阶——Verilog HDL语言6位十进制计数器24位寄存器6位十进制计数器module counter6bit_test(ENA,CLR,F_IN,Q); input ENA; input CLR; input F_IN; output [23:0] Q; reg [23:0] Q; reg F_OUT; /*请在下面添加代码，完成6位十进制计数器*/ /* Begin */always@(pos
2021-05-30 12:30:32
2233
原创 组合逻辑电路设计进阶——Verilog HDL语言
组合逻辑电路设计进阶——Verilog HDL语言半加器全加器显示译码器半加器//hadder_test.vmodule hadder_test(a,b,cout,sum);// 请在下面添加代码，完成一位半加器功能/* Begin */input a,b;output cout,sum;assign {cout,sum} = a+b;/* End */endmodule全加器module fadder_test(a,b,ci,s,co);//考虑进位的加法器模块 // 请在下面
2021-05-30 12:27:10
1836
原创 组合逻辑电路设计入门 ——Verilog HDL语言
组合逻辑电路设计入门 ——Verilog HDL语言三人表决电路多路选择器三人表决电路module JG3(ABC,X,Y); //input Port(s) input [2:0] ABC; //output Port(s) output X, Y; reg X, Y; //Additional Module Item(s) always@(ABC) // 请在下面添加代码，实现满足三人表决器真值表; /********** Begin *********/ca
2021-05-30 12:24:50
2027
原创 编码器和译码器设计——Verilog HDL
编码器和译码器设计——Verilog HDL编码器设计 ——Verilog HDL语言译码器设计——Verilog HDL语言编码器设计 ——Verilog HDL语言//设计一个输入输出均为高电平有效的3位二进制优先编码器//I[7]的优先权最高，I[0]的优先权最低module encoder8_3_test(I,Y);input [7:0] I;output reg[2:0] Y;// 请在下面添加代码,完成设计任务/* Begin */always @(I)beginif(I
2021-05-30 12:22:34
4010
原创 Verilog初体验
Verilog初体验全加器设计无符号二进制数加法器的实现减法运算器定点二进制数的补码加减法运算器全加器设计module fa_behavioral(a,b,ci,s,co);//考虑进位的加法器模块 input a,b; input ci; output s; output co; // 请在下面添加代码，完成一位全加器功能 /********** Begin *********/ assign {
2021-05-30 12:18:36
2526
3
原创 Java如何连接MySQL8.0数据库_IDEA篇
本文详细介绍了使用JDBC连接MySQL 8.0数据库的完整流程。首先讲解了两种获取MySQL连接驱动jar包的方法（官网下载和通过MySQL Installer安装），并演示了测试数据库的创建。接着详细说明了在IDEA中创建项目、导入jar包的步骤，重点展示了通过Project Structure导入依赖的过程。最后提供了完整的JDBC操作代码示例，包括驱动注册、连接获取、SQL语句执行（插入、删除、更新）以及资源释放等关键环节，特别标注了MySQL 8.0与旧版本在驱动类名和时区设置上的区别。整个教程图
2021-05-14 23:51:29
10043
8
用Java Socket实现一个简单的基于P2P范型的即时聊天系统。
2022-04-18
TA创建的收藏夹 TA关注的收藏夹
TA关注的人