qq_50737715的博客

实验目的1. 掌握指令执行过程的5个阶段2. 掌握每条指令的数据通路选择3. 掌握译码器和控制器的功能和实现4. 掌握数据输入输出处理的方法5. 实现risc-v中RV32I指令的单周期CPU6. 利用实现的risc-v CPU实现平方数二．实验内容1. 实现risc-v中37条RV32I指令的单周期 cpu；2. 完成1后在该cpu上实现斐波那契数。

利用 risc-v 的 RV32I 指令编写程序实现 斐波那契数，并在 Jupiter 上调试通过。如果程序中出现了非RV32I指令(ecall除外)， 本实验成绩为0。输入n， 输出f(n)即可。• 利用RISC-V指令实现斐波那契数。• 熟悉每条指令的功能、构成以及扩展。掌握RISC-V中RV32I指令。• 熟练使用Jupiter软件。

4.识别code编码对应的load指令将该数据 从RAM中读出来，结果显示数据的 [31:28][15:12][7:4]。32的RAM，并在 其上封装一个模块，使得其能完成risc-v 的load/store指令功能。可选：用七段数码管显示该数据的全部 32位。3.掌握RISC-V中存储器的存取方式。mysim.v（不用数码管显示）show.v（七段数码管显示）mysim.v（用数码管显示）seven.v（七段数码管）top.v（不用数码管显示）top.v（用数码管显示）div.v（分频器）

3.掌握寄存器堆在微处理器中承担的功能。1.掌握寄存器堆的工作原理和接口。RegFiles.v（寄存器堆）mysim.v（不用数码管显示）show.v（七段数码管显示）mysim.v（用数码管显示）2.掌握寄存器堆的实现方法。square.v（求平方数）seven.v（七段数码管）top.v（不用数码管显示）top.v（用数码管显示）alu.v（加法器）div.v（分频器）

用 Verilog 设计一个算术运算单元 ALU，采 用纯组合逻辑设计，32bit 宽。1.掌握ALU模块的组成和接口，理解ALU的功 能。3.掌握Verilog中多模块编程方法和实现。2.通过编程调用ALU模块计算斐波那契数。fib.v（三段式斐波那契数列）mysim.v（不用数码管显示）show.v（七段数码管显示）mysim.v（用数码管显示）seven.v（七段数码管）top.v（不用数码管显示）top.v（用数码管显示）alu.v（加法器）div.v（分频器）