- 博客(8)
- 收藏
- 关注
RSS订阅
原创 FPGA核电子学：死时间校正的设计与实现
通过上述方法，FPGA可高效实现死时间的精确扣除与校正，使系统在高计数率场景下（如核医学成像、粒子物理实验）仍能保持线性响应和能量分辨率。// 死时间对应时钟周期数（如10μs@100MHz）// 死时间对应时钟周期数（10μs@100MHz）// 累计死时间周期数。output reg [15:0] corrected_count // 校正后计数。input clk, // 系统时钟（如100MHz）新事件若在死时间内到达，会重置死时间计数器，延长系统无法响应的时间。
2025-01-31 17:12:20
988
原创 基于FPGA的AES算法设计
加/解密方式： 分组加密/解密，根据密钥长度每组进行10/12/14轮迭代运算；分组长度： 128bit，16byte，32字；密钥长度： 128bit/192bit/256bit；轮密钥扩展： 将128bit/192bit/256bit密钥扩展为10/12/14组长度为128bit的轮密钥。
2025-01-05 23:24:48
473
原创 FPGA数字多道脉冲幅度分析器的实现
基于FPGA的数字多道脉冲幅度分析器系统设计方案，将其功能划分成AD9226采样控制、梯形成形算法模块、幅度提取与脉冲堆积判弃模块、双口RAM谱线存储生成模块、命令解析模块和上位机传输接口模块构成。代码模块简介明了，功能完善，移植性和拓展性强，完美支持二次开发或使用。代码难点解析：1.高速ADC数据类型处理。2.梯形成型算法处理。3.峰值提取状态机设计。4.双口RAM数据流控设计与命令解析。
2025-01-05 23:12:28
616
原创 FPGA数字滤波----梯形成形算法设计
在核技术领域中，针对核脉冲信号速度快、幅值不定、随机性的特点，需要针对核信号进行特殊的处理，普通的电子学器件已经无法满足我们设计的要求，所需需要引入核电子学器件，如多道脉冲幅度分析器。其功能就是测准粒子的能量谱。而传统的模拟多道脉冲脉冲幅度分析器涉及信号干扰较大，所以引入了基于FPGA的数字多道，在多道器前端调剂电路中，主放大器的作用为放大和成形，而对于模拟信号的干扰较大，所以引入更快的数字滤波成形算法来带你传统的模拟成形，以比来提高FPGA器件的利用率和发挥更好的作用。...............
2021-03-04 00:21:11
7146
5
FPGA纯verilog手写数字多道脉冲幅度分析器（DMCA）,提供源码工程压缩包和技术服务支持
2025-01-05
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人