玩转Zynq连载18——[ex01] 小试牛刀，基于Zynq PL的第一个工程

最新推荐文章于 2020-12-15 00:51:01 发布

原创

最新推荐文章于 2020-12-15 00:51:01 发布 · 494 阅读

1 ·

CC 4.0 BY-SA版权

文章标签：

#fpga

本文介绍了如何使用Zynq FPGA的PL部分生成1Hz、10%占空比的PWM信号驱动蜂鸣器。通过创建Vivado工程、编写Verilog代码、设置约束文件、功能仿真和编译，最终实现蜂鸣器间歇性发声。详细步骤包括源码和约束文件的创建与编辑，以及编译和板级调试过程。

特权同学玩转Zynq连载18——[ex01] 小试牛刀，基于Zynq PL的第一个工程

在这里插入图片描述
1概述
蜂鸣器是一种最简单的发声元器件，它的应用也非常广泛，大都是作为报警或发声提醒装置。比如台式电脑在刚开机时，通常主板上会发出一声较短的尖锐的“滴……”的鸣叫声，提示用户主板自检通过，可以正常进行后面的启动；而如果是1长1短或1长2短的鸣叫声，则表示可能发生了电脑内存或显卡故障；当然还可以有其他不同的鸣叫声提示其他的故障，总而言之，可别小看了这颗区区几毛钱的蜂鸣器，关键时刻还挺有用的。可以毫不夸张的说，蜂鸣器也算是一种人机交互的手段。
PWM（Pulse Width Modulation），即脉冲宽度调制，如图所示，PWM的输出只有高电平1和低电平0。PWM不停的重复输出周期为T，其中高电平1时间为t的脉冲，t/T是它的占空比，1/T是它的频率。
在这里插入图片描述
如图所示，这是Zstar板上蜂鸣器的电路原理图，BEEP网络连接到FPGA的IO上，当BEEP = 1时，三极管Q1的BE导通，则CE也导通，蜂鸣器U2就有电流回路，那么蜂鸣器就会发声。同理，BEEP = 0时，Q1截止，蜂鸣器无电流回路，那么蜂鸣器就不会发出声音。
在这里插入图片描述
如图所示，基于蜂鸣器在FPGA的IO输出1就发声、0则不发声的原理，我们给IO口一个占空比为10%的PWM的信号，让蜂鸣器间歇性的发声鸣叫。如果它的频率高，则发声就显得相对尖锐急

最低0.47元/天解锁文章