qq_45890466的博客

分频器简介偶数分频奇数分频简介分频器是用的最广的一种FPGA电路了，我最初使用的是crazybingo的一个任意分频器，可以实现高精度任意分频的一个通用模块，他的思想在于首先指定计数器的位宽比如32位，那么这个计数器的最大值就是2^32=4294967296。假设系统时钟为50MHz，那么假如要想实现输出频率为fout，那么可以使用的频率控制字为：那么设计计数器在每个时钟上升沿累加的值为K，当计数值为2^31时，clkout=1;否则clkout=0.最终即可以实现任意频率的输出，精度的计算方法为

源代码module decoder_3_8( a, b, c, out); input a; input b; input c; output reg [7:0] out; always@(*)begin case({a,b,c}) 3'b000:out<=8'b0000_0001; 3'b001:out<=8'b0000_0010; 3'b010:out<=8'b0000_0100; 3'b011:out<=8'b0000_

Verilog 数值表示Verilog HDL 有下列四种基本的值来表示硬件电路中的电平逻辑：0：逻辑 0 或 “假”1：逻辑 1 或 “真”x 或 X：未知z 或 Z：高阻 x 意味着信号数值的不确定，即在实际电路里，信号可能为 1，也可能为 0。 z 意味着信号处于高阻状态，常见于信号（input, reg）没有驱动时的逻辑结果。整数数值表示方法数字声明时，合法的基数格式有 4 中，包括：十进制('d 或 'D)，十六进制('h 或 'H)，二进制（'b 或 'B

源代码module mux_4_1( a,b,c,d,s0,s1,s2,s3,y);input wire a,b,c,d,s0,s1,s2,s3;output reg y;always @(s0,s1,s2,s3)begin case({s0,s1,s2,s3}) 4'b0001:y<=a; 4'b0010:y<=b; 4'b0100:y<=c; 4'b1000:y<=d; default:y<=1'b0; endcase end en