- 博客(2)
- 收藏
- 关注
RSS订阅原创 SDRAM 控制器设计学习（一）——乒乓操作
1. 最终目的是使输出的数据连续，也就是 data_out 是不间断的数据流，检查仿真波形的时候首先看这个信号的波形，然后看各个模块的波形，我认为的顺序是：（1）检查时钟模块是否输出正确的时钟，比如 locked 信号是否能正常拉高以锁定PLL 锁相环生成的时钟模块 locked 作用：高，表示生成的时钟稳定低，时钟不稳定 无法时钟应该将 locked 信号与复位信号（rst_n）相与（&），只要有一个没有拉高就表示系统未稳定。（2）检查数据生成模块是否生成连续的循环数据。
2025-02-27 18:19:41
764
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人