- 博客(1)
- 收藏
- 关注
RSS订阅原创 Verilog移位错误
请问这个错什么意思呢？ Error (10170): Verilog HDL syntax error at s_1.v(33) near text “=”; expecting “.”, or “(” 代码中是C=C<<1;
2019-10-14 14:43:06
844
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人