cadence使用教程

Cadence是国际通用的电路设计工具,包括Design Entry CIS、Design Entry HDL等模块,用于原理图输入、封装设计和PCB布局布线。电路设计流程涵盖案例分析、原理图绘制、仿真、封装设计和PCB布局,确保设计的电气规则正确并进行性能分析。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言

简介

  • cadence: or cad and allegro SPB

具体功能模块

  • Design Entry CIS:

Cadence公司收购的OrCAD公司的旧版本Capture和Capture CIS,是国际上通用的、标准的原理图输入工具,设计快捷方便,图形美观,与Allegro软件平台实现了无缝链接。

  • Design Entry HDL:

是旧版本的ConceptHDL,提供了基于Design Capture环境的原理图设计,允许使用表栺、原理图和Verilog HDL进行设计。

  • Design Entry HDL Rule Checker:

检查Design Entry HDL规则的工具。

  • Or CAD Capture:

原理图设计工具。

  • Or CAD Capture CIS:

原理图设计工具。

  • Package Designer:

高密度IC封装设计和分析。

  • PCB Editor:

完整的PCB设计工具。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值