手撕代码（一）

发光中请勿扰

已于 2022-08-27 14:58:42 修改

阅读量794

点赞数

分类专栏： FPGA/数字 IC 设计 FPGA/IC题库汇总文章标签： fpga开发

于 2022-07-28 18:03:22 首次发布

本文链接：https://blog.youkuaiyun.com/qq_44933149/article/details/126039899

版权

本文详细介绍了FPGA开发中的多个关键概念和技术，包括二进制与格雷码转换、边沿检测、分频器、序列检测、异步复位同步释放、信号毛刺滤波、跨时钟域处理等，深入讲解了无毛刺的时钟切换电路设计，旨在帮助读者掌握FPGA设计的基础与实践技巧。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1、二进制与格雷码转换

二进制	格雷码	二进制	格雷码
0000	0000	1000	1100
0001	0001	1001	1101
0010	0011	1010	1111
0011	0010	1011	1110
0100	0110	1100	1010
0101	0111	1101	1011
0110	0101	1110	1001
0111	0100	1111	1000

二进制转格雷码

module bin_grey #(
    parameter N = 4
)
(
    input [N-1:0] bin,
    output wire [N-1:0] grey
)；
assign grey = (bin>>1)^bin;
endmodule

格雷码转二进制

module grey_bin #(
    parameter N = 4
)
(
    input [N-1:0] grey,
    output wire [N-1:0] bin
);
assign bin[N-1] = grey[N-1];
genvar i;
generate
    for(i=0; i<N-1; i=i+1)
    begin:gb
        assign bin[i] = grey[i]^bin[i+1];
    end
endgenerate
endmodule

2、边沿检测

// 边沿检测
module signal(
	input clk,
	input rst_n,
	input data_in,
	output pos_o,
	output neg_o,
	output pos_neg_o
);
reg data_in_r;
always @(posedge clk or negedge rst_n)
	if(!rst_n)
		data_in_r <= 1'b0;
	else
		data_in_r <