FPGA & 网络工程师初学者-优快云博客

小梅哥FPGA：基于线性序列机的TLC5620型DAC驱动设计目标：学会使用线性序列机的思想设计常见的有串行执行特征的时序逻辑实验现象：在QuartusⅡ软件中，使用ISSP工具，输入希望输出的电压值，则AC620开发板上，FPGA控制的TLC5620芯片输出对应的电压值TLC5620型DAC芯片概述：TLC5620C是一个具有4个独立8位电压输出型DAC的数模转换器单电源5V供电采用串行接口时序具备4个高阻抗参考电压输入端口（对应四个DAC输出通道）可编程的电压倍增模式每个DAC可以输

2020-12-16 11:25:07 2599

原创小梅哥FPGA：PLL锁相环介绍与简单应用

小梅哥FPGA：PLL锁相环介绍与简单应用*实验目标：学会调用QuartusⅡ软件中的时钟管理单元（PLL）核并通过仿真了解其工作特性，学会PLL的一般用法，最终通过一个实例感受PLL分频核倍频的实际效果实验现象：在QuartusⅡ中调用PLL，将我们50MHZ的时钟clk作为输入，输出75MHZ和100MHZ的时钟c0和c1，然后通过这三个不同频率的时钟信号来控制LED的亮灭*一什么是PLL？PLL即锁相环，可以通过输入一个时钟，将此时钟进行倍频/分频来达到自己想要的时钟频率进行输出二 PL

2020-12-14 14:02:06 1574

原创小梅哥FPGA：嵌入式块RAM使用之FIFO

小梅哥FPGA：嵌入式块RAM使用之FIFO课程目标：学会调用QuartusⅡ软件中提供的FIFO核并通过仿真，了解其接口时序实现现象：通过QuartusⅡ软件中调用FIFO核，通过仿真来验证其接口时序一什么是FIFOFirst In First Out ，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。二 F

2020-12-14 13:37:26 965

原创小梅哥FPGA：ROM_SignalTap Ⅱ

小梅哥FPGA：ROM_SignalTap Ⅱ目标：1.将实现一组固定的数据（三角波形表）存储在FPGA中，并使用IP核构建的片上ROM进行存储，开发板上电后，系统开始从ROM中读取数据，并将数据直接通过并口输出，通过使用SignalTap Ⅱ软件实时抓取并口上的数据，显示得到三角波形。2.使用Quartus Ⅱ软件中提供ISMCE工具在线更改ROM中的mif文件本章将学会的技能：1.如何调用ROM的IP核2.如何给mif文件写入数据，也就是给ROM写入数据3.如何使用FPGA的多余硬件来构造

2020-12-10 15:29:40 538

qq_44406549的博客

原创 HLS图像处理（准备工作）opencv库

原创 xkISP 开源IP核的使用

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（八）阶段性总结

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（七）HDMI

原创 HDMI Trans （FPGA）介绍及解析（三）单端转差分

原创 HDMI Trans （FPGA）介绍及解析（二）串并转换

原创 HDMI Trans （FPGA）介绍及解析（一）总体架构

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（七）读DMA

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（六）写DMA

原创 AXI4-写DMA如何使用verilog实现（三）DMA例子

原创 AXI4-写DMA如何使用verilog实现（二）创建AXI4 IP核

原创 AXI-写DMA如何使用verilog实现（一）AXI4写时序

原创 vivado：打包IP之后，出现找不到内部IP核的情况

原创 [BD 5-336] This command cannot be run, as the BD-design is locked. Locked reason(s): * Block design

原创 TCP三次握手与四次挥手

原创 TCP和UDP------报文格式

原创基于A7板卡的PCIE 2.0共享屏幕（三）共享屏幕（结束）

原创基于A7板卡的PCIE 2.0共享屏幕（二）RIFFA框架

原创基于A7板卡的PCIE 2.0共享屏幕（一）PCIE介绍

原创中间网络数据传输

原创 TCP / IP 参考模型（不同的设备之间如何通信）

转载 Sublime Text 3 配置 Verilog 语法检测环境

原创华为数通（一）：如何使用ssh console telnet来连接设备

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（五）IMX222 Bayer图像转RGB

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（四）IMX222 1080P接收像素的工程代码

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（三）IMX222 1080P模式传输模式

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（二）传感器配置

原创 Vitis项目：基于 ZYNQ 的 IMX2221 摄像头实时视频流采集传输（一）传感器配置

转载 vitis报错：platform out-of-date，编译时makefile error；

原创小梅哥FPGA：基于线性序列机的TLC5620型DAC驱动设计

原创小梅哥FPGA：PLL锁相环介绍与简单应用

原创小梅哥FPGA：嵌入式块RAM使用之FIFO

原创小梅哥FPGA：ROM_SignalTap Ⅱ

HLS opencv编译库

空空如也