qq_43667537的博客

一、程序查询方式如果要打印a b c我们要打印的数据可能再寄存器中，也有可能在主存中，若在主存中，那么只需要一次读主存。比如要先打印a，cpu先向打印机发出打印的一个命令字，通过OUT命令将R1寄存器中的命令字输出到I/O端口Rn+1（cpu通过地址线指明要输出的端口号是n+1，控制线指明要对I/O端口进行写操作，要写的命令字数据通过数据线给他传过来），通过I/O控制逻辑将命令字传给打印机，当打印机准备就绪后，通过状态线将“ready信号”保存到Rn+1中（最开始存放的命令字就不需要保存了），在程序

二、外存储器如果题目没有给旋转延迟时间，那么就取转半圈的时间。逻辑上相邻的扇区存到多个磁盘，这样提高了速度，并行访问

DMA控制器占用一个存储周期向主存的对应位置写入一个字的数据，在这个存取周期内，如果CPU也 想要访问主存，那么CPU需要等DMA控制器写之后，才能继续。

北桥速度快,南桥速度慢

有统一的时钟节拍,在规定的时间内完成相应的动作,要求主设备和从设备的速度差异不会太大当从设备速度跟不上时,就会控制线路给总线的控制器一个反馈,让总线控制器等自己几个节拍,T3节拍内从设备会把自己准备好的数据通过数据总线发送给主设备,T4主设备撤销读命令和地址信息.可以动态的调整时钟周期数,也可以支持速度差异较大的主设备和从设备之间数据的交互.别的通信只有主设备可以申请占用总线,而分离式从设备也可以申请占用总线,在从设备准备数据的期间可以主动放弃总线使用权,让给其他....

cpu的数据总线就是并行总线，USB是一种串行总线由于串行总线每次只能传输1B的数据，所以传送数据包的时候 需要进行拆卸和装配；并行总线的传输频率不能太大，而串行的可以较大，所以并行的速度不一定比串行的快。数据总线若和机器字长相同，那么cpu一次读入就可以处理一次能处理的数据存储字长和数据总线形同，那么一次读写就可以完成。二、总线的性能指标...

一、指令流水线的基本概念二、指令流水线的影响因素和分类取指令 译码 执行 访存 写回取指令和访存阶段一般都是联系的cache，因为cache的命中率很高，而且cache有两类，一类专门用来存指令，另一类用来存取数据，这样取指令和访存可以并行执行。译码阶段：完成指令译码和取数操作（把指令所用到的操作数从通用寄存器中取出来，然后放到锁存器A和B中，之前的指令的操作数会直接来自主存，但是在精简指令集系统RISC之下，进行运算的操作数一定来自通用寄存器，或者就算来自主存，也会将其先放到通用

一、硬布线控制器的设计EXT1：表示执行阶段的T1节拍内，ADD是加法指令，LDA是取数操作，从主存中取数放到ACC中。上图中的蓝线，指的是译码器指出来的线①取值周期：先把PC的值放到MAR 对主存发出一个读信号 把MAR所指向的数据读到MDR中 把MDR中的指令数据转存到IR指令寄存器中 把指令的操作码部分送给ID（这里的指令译码器就是操作码译码器） 判断哪些微操作可以并行执行，然后把可以并行的微操作放到同一个节拍里执行②间址周期：指令里面包含的地址码是一个间接地址，我们需要把

一、指令寻址如果按字节编址则下一条指令地址需要加2这是不定长指令，相同颜色地是同一指令比如灰色地指令部分，其占三个字，每次读取一个字，所以cpu需要三次访存，才能将其完整读出。二、数据寻址实际情况中，好多程序并行执行，所以指令不一定会存放在指令0开始的位置，如果jump还是按之前的跳转就会出现错误。最左边的方式是，基于pc所指，向后找三个位置如果形式地址A地位数是16位，那么他的寻址范围只能是2的16次-1比如A的地址位数是16，EA的位数是32位，那么寻址范围可.

一、指令格式二、扩展操作码地指令格式

一、页式存储根据时间局部性，访问过的可能还会访问，所以可以将一些表项加入到快表中，这样可以加快逻辑地址到物理地址的转变。二、虚拟存储系统

一、程序访问的局部性原理由于SRAM集成度低，但占用的体积又不能太大，所以cache存储很小。程序A按行进行访问二维数组，可以很大概率在Cache中找到数据。二、cache和主存的映射关系当主存下标为0的信息放到cache 0后，主存8也会放到cache 0，这样就会覆盖掉主存0三、Cache替换算法若频繁地访问一个数据，会造成计数器很大，占用较大地位数。四、Cache写策略...

一共有四个存储体，所以可以用2位（2的2次方）来区分不同存储体，每个存储体有8块，所以后面需要3个地址位。①高位交叉，由于是对一个存储体连续进行访问，所以需要等待3r的时间②地位交叉，横着访问，不用等待，当第一行访问完之后，访问第一个存储体的第二个块，正好过了等待时间。给定地址找存储体，①根据二进制x找体号②十进制x对m（存储体个数）取余。①相同主频？如果主频不同，主频高的相当于降频处理了，造成了浪费②相同容量？如果新加的内存条比老的大很多，那么低地址部分可以组成一个双通道，...

添加Cache层主要是缓解CPU与主存之间的速度矛盾。

一、加法器设计cu用来解析指令的含义（加减乘除），然后发出0101类似的电信号M=1表示进行逻辑运算，M=0进行算术运算。4bit可以有16种算术运算或者16种逻辑运算。Alu中输入了两个4bit的数据，并且输出了1个4bit的数据，然后将数据放到某个寄存器中，所以寄存器的位数和ALU的位数保持一致，哦通常，寄存器的位数就是机器字长当A、B都输入5V的高电平，会输出5V高电平二、改进...

一、标浮点数的表示产生溢出双符号位的更高位表示相加应该得的符号当指明阶码占三位时，最小的整数阶码是-4，所以表示的最小浮点数是0.1右移4位，即0.00001一般情况下，8位的阶码范围是-128–127，但是-128和-127分别代表全1和全零的情况，应该特别处理。可以先将移码看成无符号数转换成10进制进行计算对于单精度浮点数，其阶码部分占8位，如果将其看成无符号数，则其范围是0-255，0代表全零，255代表全1.二、浮点数的运算算术右移，阶码

一、定点数的表示n+1位机器字长，可以表示2的n+1次减一个数，原因：真值0有两种表示方法二、各种码的作用加入机器字长是8bit，如果位数超了8位，则只会保留后八位，这就相当于取模运算，将地址全部都映射到了0-2的8次减一，这就相当于计算机自带的一个取模运算。a的补数就是其补码超过8位之后，就会被计算机天然的抛弃，最后结果也是0先找到-66的原码为11000010->反码:10111101->补码：10111110超出的位数进行舍弃四、移

二进制每位有两种可能，而八进制每位有八种可能，所以一个八进制位对应三个二进制位，同理一个十六进制位对应4个二进制位大写字母：前三位都是010，后五位是1-26小写字母：前三位都是011，后五位是1-26输入：我们在输入法中输入nei2，然后将其转换成国标码，其次由系统或其他软件转换成汉字内码，最后保存。...

比如，基准程序执行的频度主要集中在显卡性能上，但是电脑主要的作用不再图像处理上，这就导致了很大误差。

一平常生活中所谓的主机，除了cpu、主存储器还会有硬盘，风扇之类，有点区别exmaple，主存指的是运行内存，辅存指的是机身存储，平时不用app时数据会在辅存，使用时，会将数据放到主存中二、认知各个硬件存储体用来存放数据cpu想要从主存中拿到数据，他会把这个数据的地址写到地址寄存器中，主存储器会根据MAR接收到的地址信息找到存储体中存储的数据，然后将数据写到数据寄存器中，然后cpu会通过数据线路取走他想要的数据。写操作：cpu会指明他想要写到哪个位置，然后将要写入的数据放到MDR中，最后