- 博客(6)
- 收藏
- 关注
RSS订阅原创 fpga乘法器设计要点
fpga乘法器设计fpga乘法器相通过左移实现，位数最好定义为参数，可在上层模块中对其进行重定义防止引脚浪费，通过触发器的设计使面积功耗不会因为位数增加有太大影响。算法实现当输入确认键按下时，所有寄存器全部清零，计数器cnt赋值size+1,新一轮计算开始，cnt赋值0，当cnt小于size时，cnt加1，同时再对任一乘数位数判断，当其cnt位值为1时tempa_r左移cnt-1位并与tem...
2019-10-25 22:17:31
3006
原创 时钟切换电路设计
基于fpga时钟切换电路设计，为避免glitch产生clk时钟寄存变量clk_get_r需被赋值为clk与clk_r相与，主体代码如下：module clk_switch#(parameter size=3)( input [size-1:0]clk, //时钟输入 input rst_n, //复位信号 input [size-1:0]sel, //选择信号 output cl...
2019-06-21 18:37:44
672
原创 关于fifo的设计
fifo设计要点fifo是一种先进先出的存储结构，需要3个计数器一个作为读计数器，一个作为写计数器，另一个作为深度计数器，当fifo未满时可进行写操作，当fifo不为空时进行读操作//an highlighted blockmodule fifo#(parameter size=8,depth=16)( input clock, //时钟信号 input aclr, //异步清零...
2019-06-15 14:26:35
434
原创 fpga除法器的设计要点
fpga中除法器的设计在fpga中除法器可通过位移比较实现，通过触发器的设计使面积功耗不会因为位数的变化有较大的变动，位数设置最好用参数进行设置这样可以在上层模块中对位数进行重定义，防止对引脚的浪费。算法解析当输入确认信号来临时，商和余数，及所有寄存器被全部清零，新一轮计算开始，计数器cnt,cnt1分别赋值为size和size+2,当cnt1为1时给余数赋值，当cnt1为0时将temp赋给...
2019-06-06 13:27:44
1210
原创 凭借fpga实现计算器功能
基于fpga的按键输入式计算器设计原理一 设计思想fpga开发板上有8个数码管及键盘，可模拟计算器功能，通过4x4键盘获得数据值，后将运算结果显示在数码管上，输入范围0到99999999，输出范围0到99999999，当运算结果大于99999999时显示右边八位，输入数据可以直接显示在数码管上，以整形的形式获得减少资源消耗。设计关键在于数据值的获取，只要能准确获得输入值，就可对其进行精确计...
2019-03-28 14:46:32
2591
2
原创 关于FPGA中cordic算法的设计与关键细节
关于FPGA中cordic算法的设计与关键细节一 codic算法核心内涵codic 算法是一种旋转变换算法，通过若干次迭代，使横坐标值平方趋于(（x ^2 )+(y^2))纵坐标y轴趋于零，z轴角度趋于原直角坐标（x,y）角度值。其可进行任意两点间距离计算，直角坐标到坐标转换，应用方面包括图像边缘灰度值获取等,可在非常大程度上减少浮点运算导致的资源消耗，在硬件环境下应用广泛。二 ...
2019-03-27 22:05:07
1291
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人