- 博客(2)
- 收藏
- 关注
RSS订阅原创 edt bps logic
脚本中吃到jindie_edt.testproc_clk_definition，该文件中不走edt_mode ,走else分支，框起来的testproc把block和top的bypass信号都置为1 （某一bit），其余的和edt mode的testproc保持一致即可，如果不加其余的则会由drc的错误，这些testproc配置好以后才不会由drc的错误，才能生成pattern。可见edt_bypass走的是全扫描，生成的pattern非常多！把edt_channel_in和out。
2024-05-20 18:10:09
610
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人