- 博客(33)
- 收藏
- 关注
RSS订阅原创 两级运放中第一级运放输出DC电压的决定因素
原因：运放在单位负反馈下，VIN=VIP=VCM，所以OTA两侧电流不变，而WP1增加，VSG1降低，所以VF增加。VO1若也变化，会导致VO2变化，VIN变化，但只要负反馈还在，VIN就没法变，所以VO1变不了。原因：对于M6来说，其电流、VDS都是固定的，那么WP6增加，只能迫使VSG6下降，所以VO1增加；原因：对于M3来说，其电流和尺寸都不变，所以VF不变，VO1不变；对于M6，其电流固定，VSG2固定，W6增加，只能减少VSD2，所以VO2增加。现象：WP6增加，VF=VO1不变，VO2增加。
2024-12-20 09:14:21
288
原创 工作中的所思所想（一）
之前做运放时我都会预设好静态工作点和宽长比，不管是用平方律公式还是gmid查找表，预设和仿真能很好的对应。但最近在做BG中的运放，一仿真发现偏差很大，甚至管子都不在饱和区。最开始我的惯性思维觉得之前这么算都可以，这次不行可能是工艺模型不准，但又觉得这才90nm工艺应该不至于吧。琢磨了一圈才琢磨到电路本身上，这才注意到电路上下两侧的管子还比较符合预设，唯独中间的管子偏离很远，这才注意到这个工艺的VTH受衬偏效应很显著，Vth可能会比预估增加200mV，这才导致MOS处于线性区。
2024-08-27 16:15:34
740
原创 负反馈系统中运放的相位裕度仿真、环路增益的stb仿真
不论全差分还是双入单出，稳定性判断、PM计算就在闭环时用stb仿真，根据Loop gain=0dB时的Loop gain phase计算PM。对于通用运放，就在单位反馈下用stb仿真PM和稳定性；对于特定应用场景，将运放接成特定负反馈系统再进行stb仿真PM和稳定性。
2024-05-25 21:54:26
7010
原创 二级运放的闭环增益曲线
对于这种无法单极点近似的，不清楚为什么闭环增益曲线的f1变化和单极点近似系统的位置变化一样，同时f2位置不变，故做下述分析。代码如下，定义一个运放开环低频增益为120dB，f1=10Hz，f2=10000Hz，β=0.00001。其实简单想想，两极点系统的增益曲线本质上有些和单极点近似系统是一样的，只是其GBW大于w2罢了。尽管我们根据前面的结论设置参数希望f1’=100f2，但现实并不符合预期，f1’≠100f2。上图为开环增益的频率曲线，下图为闭环增益的，注意横坐标为rad/s而非Hz。
2024-05-20 10:49:47
958
5
原创 补充对开关电容积分器中电压变化的解释
接前文：https://blog.youkuaiyun.com/qq_42702596/article/details/137154183。
2024-04-27 10:40:12
1287
3
原创 比较器仿真PSS+PNOISE测噪声
第一，input不能设的太大。这样如果我们设置input为10uV，考虑offset实际上的input应该是15uV（假定rc-extraction产生5uV的input offset），而实际的gain就不是5000，而是50mV/15uV=3333（问题在于除非我们进行仿真，我们并不知道具体的input offset是多少）。补充说明的是输入差分电压大小会影响pac gain，但同时也会影响积分出来的输出噪声电压，两项抵消，等效到输入噪声时差别不大：现在以Vdiff=1mV重新上述仿真。
2024-04-23 20:11:17
6160
4
原创 从电荷角度理解开关电容中的电荷守恒
正负极板的电荷量绝对值永远是相同的，电容的电压并非是正负极板的电荷量绝对值不同产生的。由于Cs的右极板和CI的左极板构成一个封闭的系统，电子只是从CS的负极板移到CI的负极板，所以在运放负输入端看到的总负电荷量是没有变化的，因此这个节点是电荷守恒的，对这个节点列写电荷守恒方程是可以求出VO的。在这个过程中，Cs的负极板电子流向CI左极板使负极板的负电子减少，Cs的正极板电子流入电子而使正极板的正电荷减少，所以Cs的电荷量减少，Cs的压差越来越小，使得运放负输入端电位不断升高，逐渐回归VCM。
2024-03-29 19:15:43
3764
6
原创 比较器offset测算的三种方法
给比较器差分输入端一个缓慢变化（远慢于比较器时钟周期，保证在一个比较周期里输入改变的量很小，测出来才准）的斜坡信号，另一端输入Vcm，检测比较器输出发生改变的那个比较周期内在比较一开始时的输入斜坡信号与VCM的差值。设置输出值：因为DFF输出变化会滞后一个时钟周期，所以当DFF输出变化到1/2VDD的时刻减去一个时钟周期，此时为输出变化的上一个周期一开始比较的时间，value此时的斜坡值。各点波形如下，VFB的峰值应小于DOTB所希望的分辨率，VFB的峰峰值越小，精度越高。峰值取决于积分器增益和时钟周期。
2024-03-26 11:03:00
3649
原创 运放小信号带宽和时间常数、大信号带宽、非线性和线性建立时间的分配
对于建立精度是1%和建立时间为5ns，则τ=1.09ns，所以从时间常数公式可以得到对运放GBW的要求，GBW=A0w0=（1+R1/R2）/τ=1/（βτ），此时GBW单位为rad/s，还需除以2π得到Hz下的值。因此带宽和速度的变化是一致的，电路带宽越大，响应时间越小，速度也越大，都与 时间常数τ=RC 有关，而3dB带宽w=τ-1，所以时间常数大，带宽小，速度慢。例如下图，同样需要输出1uA，一开始左侧1u，右侧没有，差分输出1uA，所以尾电流源只要1uA。
2024-03-16 15:06:04
4283
原创 FFT-相干采样和绘制信号被采样后的频谱方法
2.绘制信号被采样后的频谱方法：先感受采样前后频谱长什么样：采样相当于将连续的输入信号在时域上与一连串脉冲激励相乘图1(a)，在频域上表现为卷积图1(b)，并以采样频率fs为间隔进行复制图1©，当fs>2fin时信号不会被混叠。如果fs/fin为有理数，例如fs/fin=5Ghz/500Mhz=10，那么每采样10个点就开始有重复。对采样后频谱的分布说明：任意频率的信号fin被fs采样后，其在频谱上都是以fs为间隔进行复制，输入信号fin在双边谱中分布在±fin，所以在采样后的频谱中分布在±fin+N。
2024-03-16 11:28:07
924
原创 对运放设计静态工作电压和求摆幅的理解
在运放设计静态工作电压时要利用vod来确定，，根据下式就能由G求S或由S求G：上述关系可以用来确定电路的所有电压工作点，因为一旦Vod确定，就能由G求S或由S求G。个人理解电路节点电压应该都是由Vod和VG来确定，管子的VD并不直接靠自己的参数确定而是连接在其上方N管的源端或者连接在其下方P管的源来被确定，毕竟谁的漏端又不是别人的源端呢。
2024-01-12 20:35:17
929
原创 virtuoso的FFT工具指南
设置参数介绍如下：Input Wave Type：设置输入波形类型为Time Domain WaveformFFT Input Method：设置自动计算采样频率、计算FFT的开始或结束时间。
2024-01-02 09:14:51
5669
2
原创 cadence的工艺角仿真、蒙特卡洛仿真、PSRR
cadence的工艺角仿真学习来源：https://www.bilibili.com/video/BV1gX4y1g7JJ?spm_id_from=333.337.search-card.all.click
2022-04-20 09:51:15
53839
2
原创 在cadence中使用VerilogA
在cadence中使用VerilogA参考视频https://www.bilibili.com/video/BV1Zb4y1D7pJ?from=search&seid=1636968388513216152&spm_id_from=333.337.0.0以设计理想比较器为例新建lib写程序测试参考视频https://www.bilibili.com/video/BV1Zb4y1D7pJ?from=search&seid=1636968388513216152&spm_i
2022-03-19 15:46:18
8379
4
原创 wyy课堂cmos模拟设计课学习笔记-Bandgap电路设计4
wyy课堂cmos模拟设计课学习笔记-Bandgap版图设计版图设计版图设计添加需要用到的版图：方法一：点击所需要的器件shift+f显示所有层，Ctrl+f退出显示所有层方法2：一次调用所有元器件和pin设置pin的材料类型和边界层，pin也可以删除。以后自己添加后面的就没记录了。。。...
2022-02-16 22:04:32
1273
原创 wyy课堂cmos模拟设计课学习笔记-bandgap电路设计3
wyy课堂cmos模拟设计课学习笔记-Bandgap可靠性仿真温度影响输入电压范围仿真工艺偏差corner仿真tran瞬态启动过程仿真温度影响先检查静态工作点，管子是否在工作状态，再看稳定性分析，噪声，PSRR输入电压范围仿真调整一下VDD再进行一样的仿真工艺偏差corner仿真tran瞬态启动过程仿真...
2022-02-16 16:33:45
1576
原创 wyy课堂cmos模拟设计课学习笔记-bandgap电路设计2
wyy课堂cmos模拟设计课学习笔记-Bandgap频率响应参数仿真、噪声分析及优化频率响应特性stability仿真频率响应特性添加iprobe在反馈回路的任一位置。这里因为存在正反两个反馈回路都通过差分放大器的单端输出，放置在此可以同时看到两个反馈的频率响应特性stability仿真点select后再点iprobe查看仿真结果相位裕度环路增益GBW=257KHZ，相位裕度一般大于45度，保证充足相位裕度看调整米勒电容对频率的影响...
2022-02-13 22:32:56
3966
原创 wyy课堂cmos模拟设计课学习笔记-bandgap电路设计1
wyy课堂cmos模拟设计课学习笔记-bandgap电路设计经典电路分析仿真电路经典电路分析运放虚短使opin=opip，尺寸大的bjt的VBE小，由此在R0上产生VBE1-VBE2=ΔVBE=VTln(N)，是正温度系数；还需要负温度系数，选用VBE。由图可知，Vref=VBE1+ΔVBE/R0*R2，这样调整R0R1的比值使得正负抵消，得到温度系数为0的输出电压。仿真电路主要电路如下。补充：长沟ft低，对高频不利，需要tradeoff；两大块电阻相同，保证两个p管的漏端电压相同放大器
2022-02-11 11:38:53
8975
5
原创 wyy课堂cmos模拟设计课学习笔记-gm/Id设计方法介绍及曲线仿真
wyy课堂cmos模拟设计课学习笔记-gm/Id设计方法及曲线仿真总思路总思路
2022-02-07 16:31:11
5130
9
原创 wyy课堂cmos模拟设计课学习笔记-器件介绍
推荐一下wyy课堂的cmos模拟课程，比之前便宜好多就果断买了。https://study.163.com/course/introduction/1209530832.htm?inLoc=ss_ssjg_tjlb_cmos一、工艺库介绍的相关文件二、bipolar可以设置射极的大小和并联个数（multiplier）三、mostotal_width = fingers * finger_width低阈值电压mos：适用于高速高频，电源电压低（电压余度小），但漏电流大nt管：阈值电
2022-02-06 16:45:40
7436
6
原创 通过Cadence学拉扎维的第2天-mos的IV曲线、体效应
通过Cadence学拉扎维的第2天-mos的IV曲线mos的伏安特性曲线mos的伏安特性曲线仿真电路图如下所示通过对VDS从0到3.3进行直流扫描，得到伏安特性曲线，选输出时因为测量电流所以点电路图中的结点（测电压点线）。结果如图...
2021-10-30 16:24:18
5100
原创 Cadence的版图绘制、DRC、LVS、PEX-以反相器为例
Cadence的版图-以反相器为例建立layout的cellview左侧可以选择不同属性的层，一般用drawing的。V、S和AV、NV、AS、NS用于选择可见图层按E进入设置，因为我使用工艺要求格点为2.5nm，也就是所能画的最小线长（https://www.eda.ncsu.edu/wiki/FreePDK45:Contents#User_Guide 我用的工艺要求）grid参数含义如下（下图仅为例子）Minor Spacing：小点间距离Majorr Spacing：大点间距离
2021-09-25 17:19:30
36506
10
原创 通过Cadence学拉扎维的第1天-直流仿真、交流仿真、瞬态仿真和参数扫描（以上期共源为例）
通过Cadence学拉扎维的第1天-直流仿真、交流仿真、瞬态仿真和参数扫描（以上期共源为例）各类仿真教程直流仿真仿真步骤各类仿真教程直流仿真含义：当输入电压从0到VDD，输出如何变化所用电路如下所示所用管子如下所示，总宽长比=multiply*宽长比仿真步骤1.先保存2.打开仿真窗口3.加库文件4.选择仿真模式...
2021-06-05 23:00:50
55427
13
原创 通过Cadence学拉扎维的第0天-工艺库的导入+共源电路仿真示例
通过Cadence学拉扎维的第0天我直接重开了导入库我直接重开了总觉得自己动手太少，总是在学理论，突然想着把书里的电路在Cadence里实现一遍，但愿能坚持下去。由于太久没用Cadence，于是又开始把老师的教程看了一遍。还好老师还没解散群，赶紧下载教程。导入库总思想：通过共享文件夹实现导入工艺库。1.点画红线处，选“设置”2.添加共享文件夹路径，这个路径是指自己原Windows里的。也就是说先在Windows里建个文件夹，再在这里添加它为共享文件夹。名称是指在虚拟机里这个文件夹的名字，但
2021-05-28 20:22:16
6840
4
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人