- 博客(6)
- 资源 (6)
- 收藏
- 关注
RSS订阅原创 紫光同创PGL22G输出时钟不稳定
**紫光同创PGL22G输出CLK不稳定**使用黑金PGL22G开发板+Pango Design Suite 2021.2输出CLK波形不稳定基于黑金SD卡读取BMP图片显示例程把分辨率改成2340*1080后对应的PLL IP内频率改为165M顶层文件配置如下重新编译下载后，使用逻辑分析仪抓取CLK波形如下可以发现CLK波形不均匀，逻辑分析仪的采样率等设置无问题，正常出来应该如下之后把顶层模块中PLL IP调用改为下图后输出的波形更不稳定了中间的误差到了600NS以上了最后询问FAE
2022-03-24 16:57:52
977
原创 Vivado SDK包含了头文件报错，引用时提示未定义等问题
**Vivado SDK包含了头文件报错，引用时提示未定义等问题之前在SDK开发时会添加一些功能，比如之前代码只是应用到了EMIO未使用MIO，现在需要添加MIO功能进行开发，在Diagram 窗口也程序添加MIO并重新生成bit文件与SDK。当我重新打开SDK时之前，代码调用xgpiops.h文件时，软件提示此文件未定义，按住Ctrl键也跳转不到此文件打开板级支持包里面发现没用gpiops文件夹结合网上一些朋友所遇到的问题也是类似情况，uart1宏定义明明存在与项目内并且也能跳转到对应的头文
2021-09-26 14:45:22
4982
1
原创 基于ZYNQ7020使用Verilog点亮 RGB TFT-LCD
基于ZYNQ7020(领航者开发板)使用Verilog点亮 RGB TFT-LCDTFT-LCD 是一种液晶显示屏，它采用薄膜晶体管（TFT）技术提升图像质量，如提高图像亮度和对比度等。相比于传统的 CRT 显示器，TFT-LCD 有着轻薄、功耗低、无辐射、图像质量好等诸多优点，因此广泛应用于电视机、电脑显示器、手机等各种显示设备中。本次实验参考正点原子FPGA开发指南中的LCD例程http://www.openedv.com正点原子的例程介绍的是DE模式即不输出行场信号也可以点亮LCD屏幕，但在实
2021-05-22 11:01:38
2011
原创 ZYNQ7020领航者开发板基于正点原子VDMA例程修改RGB时序输出行场信号
ZYNQ7020领航者开发板基于正点原子VDMA例程修改RGB时序输出行场信号项目需求：正点原子的VDMA例程输出RGB是DE模式，而我需要的是HV模式。直接用Verilog语言写，不方便PS端调用，正点的例程PS端可以控制颜色，分辨率的切换，后续如果需要LCD显示图片也比较方便。所以我在正点的例程上稍作修改，具体可以参考正点原子的教程http://www.openedv.com/问题描述：正点原子的架构如下：这里VDMA会一直读取DDR里的颜色数据，Timing IP核控制RGB时序的输出，时
2021-05-02 13:54:21
1052
miniLVDS简介中文版.docx
2019-05-17
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人