qq_42569029的博客

试用VHDL 程序设计一个三输入与门。library IEEE; //库 ：存放已经编译了的实体、构造体、包集合和配置。use IEEE.STD_LOGIC_1164.ALL;//包集合/程序包：存放各设计模块都能共享的数据类型、常数和子程序等ENTITY and3 IS //实体：用于描述所设计的系统的外部接口信号［类属参数（Generic）说明］ ; ...

一、设计任务一个8位简易ALU的功能如下：（1）能实现两个8位数的加、减操作，得到8位结果；（2）能实现对一个8位输入数据的算术移位（符号扩展），移位范围为左移0-8位、右移0-8位。用硬件描述语言设计该ALU并进行功能仿真，并自选一款FPGA进行逻辑综合与布局布线，得到消耗的硬件资源情况及时序结果。电路原理及代码（1）verilog版通过实验任务我们可以看到ALU的操作在Verilog中都有对应的表达，不需要自己再专门去写门电路，而且这些都是常用的操作，vivado因该有固定的优