
模拟ic设计
我叫夏满满
愿意看你傻的人很多,愿意陪你傻的人,真的不多
展开
-
如何仿真MOS电容的电压-电容曲线?
按照上面内容设置完port源之后,在ADE L中选择sp仿真,在Ports一栏选择原理图中的port器件,然后在固定频率下扫描电容的偏压「VB」,其中频率固定为 f=12π.需要注意的是sp仿真得到的是阻抗值,按照上面公式所述,由于仿真时取频率为 f=12π ,所以得到的阻抗值在数值上与电容值的倒数一样,那么对仿真结果取倒数即可得到电容值。下图为处理后的sp仿真结果,黄色曲线为理想电容,接近1pF,其中误差值来源于固定频率的值使用了近似数,红色曲线为MOS电容的电压-电容曲线。原创 2023-01-08 18:10:08 · 6290 阅读 · 3 评论 -
开关电源技术
图解伏秒积安秒积_我叫夏满满的博客-优快云博客_伏秒积开关电源基础知识_耗子0_0的博客-优快云博客_开关电源csdn 开关电源(DC/DC)原理分析_大不列颠小小咸鱼的博客-优快云博客_dcdc原理 解析MOS管电流方向反及其体二极管能过多大电流问题_KIA半导体的博客-优快云博客_mos管 体二极管原创 2022-10-12 11:46:08 · 315 阅读 · 0 评论 -
MOS的体二极管以及寄生二极管
而电感的电流是不能断的,死区时间电感的电流就是走的下管的体二极管。这个管子导通电流可以到59A,在10us时间内能通过的电流是236A,而体二极管也是236A,二者是相同的,而且都很大,也就是说体二极管的瞬间电流根本就不会成为使用的瓶颈。也就是说,下管NMOS的电流方向是从S到D的,也就是反着流,并且这个电流可以是很大的,因为电感的电流是可以比较大的,跟负载有关。从上表直接可以看到,体二极管的持续电流是可以到38A,脉冲电流是可以到236A的,同时,也可以看到,二极管最大导通电压是1V。原创 2022-10-10 12:53:40 · 31975 阅读 · 9 评论 -
施密特触发器特性
它也有两个稳定状态,但与一般触发器不同的是,施密特触发器采用电位触发方式,其状态由输入信号电位维持;对于负向递减和正向递增两种不同变化方向的输入信号,有不同的。能够处理的方波波形,而且由于施密特触发器具有滞回特性,所以可用于抗干扰,其应用包括在开回路配置中用于抗扰,以及在闭回路正回授/负回授配置中用于实现多谐。施密特触发器可作为波形整形电路,能将模拟信号波形整形为。dt trigger)是包含正回授的。施密特触发器(Sch。原创 2022-09-27 10:45:59 · 1187 阅读 · 0 评论 -
cascode电流镜
下面的镜像管决定电流。原创 2022-09-26 15:46:35 · 2249 阅读 · 1 评论 -
电阻的温度系数
4)轻掺杂的半导体材料(接近绝缘体的特性)构成的电阻是负温系数,重掺杂的半导体(接近金属导体特性)呈正温系数!1)低阻半导体,重掺杂,高温——晶格振动加剧, 载流子散射加剧——迁移率下降——电阻升高——正温度系数,2)高阻半导体,轻掺杂,高温——本征载流子ni激发——载流子浓度增大——电阻减小——负温度系数。电阻率=q*u*n,q为电荷量1.6*10^-19,u为迁移率,n为载流子浓度。一般的,poly,n+,p+,nwell,等等都是正温度系数。讨论一下,为什么high poly电阻是负温度系数?转载 2022-09-13 10:41:36 · 3190 阅读 · 2 评论 -
源极跟随器+OP(未解决)
但是两个输入端(反转输入和非反转输入)的FET的VGS之差成为电路输入偏置电压,所以两个源极跟随器使用的FET的VGS应该尽量一致(在放大器中使用时,输入偏置电压被设定增益倍增后变成了电路的输出偏置电压——输出端不需要的直流成分)。这个电路是在OP放大器的反馈环中插入源极跟随器(当然,反馈是从OP放大器的输出端加到非反转输入侧的源极跟随器的栅极上),因为源极跟随器没有电压增益,所以没有必要为电路工作的稳定性而追加新的相位补偿电路。前级采用FET的OP放大器要比前级采用晶体管的OP放大器的噪声特性差些。原创 2022-09-06 15:35:52 · 1018 阅读 · 0 评论 -
LDO的原理以及重要指标
LDO的负载电流或输入输出电压差降增加时 ,会迅速导致功耗的增加,在选择LDO的封装时必须考虑到这一因素,确保其可以承担这一功耗。它与输出端的电容值,电容的ESR,LDO控制环路的增益带宽以及负载电流变化的大小和速率有关。LDO的 PSRR数据是用来量化LDO对不同频率的输入电源纹波的抑制能力的,它反映了LDO不受噪声和电压波动、保持输出电压稳定的能力。在一些对噪声敏感的电路中,如ADC,DAC,Camera sensor模拟电压等,必须选择LDO,而且是高PSRR的LDO,而不是DCDC。转载 2022-09-03 15:01:58 · 12413 阅读 · 0 评论 -
反相器,传输门,电平移位
A2输入1,p管关断,n管开启,相当于p管做大电阻,把A3压低,vdsn很小,处于深度线性区,也相当于小电阻,根据电阻分压也能得到A3输出电压为0。原创 2022-08-24 17:24:56 · 7534 阅读 · 4 评论 -
MOS的亚阈值区和深度线性区
对于CMOS管,大家都清楚线性区和饱和区,管子的工作状态一般也在饱和区。电压电流关系如下:不过gm的两段论还是粗浅了,在深亚微米的工艺下,CMOS不仅工作在饱和区和线性区,还有可能工作在亚阈值区和深三极管区。亚阈值区(即second-effect order效应中的subthreshold conduction)是CMOS器件在现实中并不会像理想情况那样,在Vgs转载 2022-08-24 14:53:28 · 20525 阅读 · 6 评论 -
MOS基础工作原理——从内部结构理解
栅极电流对Cgs和Cgd充电,Vgs上升到开启电压Vgs(th),此间,MOS没有开启,无电流通过,即MOS管的截止区。:Vgs达到Vth后,MOS管开始逐渐开启至满载电流值Io,出现电流Ids,Ids与Vgs呈线性关系,这个阶段是MOS管的可变电阻区,或者叫线性区。如果要进一步了解MOS管的工作原理,剖析MOS管由截止到开启的全过程,必须建立一个完整的电路结构模型,引入寄生参数,如下图。由上面的分析可以看出米勒平台是有害的,造成开启延时,不能快速进入可变电阻区,导致损耗严重,但是这个效应又是无法避免的。转载 2022-08-24 11:22:08 · 18125 阅读 · 3 评论 -
MOS的串联并联
串联时,下面的管子工作在线性区,上面的管子分工作在线性区和饱和区进行讨论。根据电流相等的条件列出两个电流表达式,然后根据化简结果可以得到等效宽长比为W/2L。如果两个管子参数一样。并联时,各点的电压对应相等,两管子电流相等,由电流的表达式知道总的电流等于同样的电压下2W/L的管子的电流。...原创 2022-08-17 16:07:29 · 7535 阅读 · 0 评论 -
改默认DC operating里面的参数
annotations-setup原创 2022-06-09 14:53:39 · 668 阅读 · 0 评论 -
cadence的parametric analysis设置
原创 2022-04-09 17:11:14 · 3114 阅读 · 2 评论 -
MOS管的特征频率ft
一、定义特征频率是表征晶体管在高频时放大能力的一个基本参量是指其电流放大系数下降到1时的频率;二、计算方法画出小信号模型三、分析因此增大过驱动电压,减小L可以增大ft。增加载流子浓度也可以提高ft,温度上升,载流子浓度下降,但是此时Vth也下降,过驱动电压上升,因此温度对于ft影响比较复杂。增大偏置电流可以增大ft(ft正比于直流偏置电流的平方根)gm=K(Vgs-Vth),因此增大过驱动电压会使gm上升,但是ft下降四、仿真.........原创 2022-04-05 22:16:31 · 10239 阅读 · 0 评论 -
PSRR基础概念
PSRR(Power supply rejection ratio)又称电源抑制比,是衡量电路对于输入电源中纹波抑制大小的重要参数,表示为输出纹波和输入纹波的对数比,单位为分贝(dB)公式为PSRR=原创 2022-04-03 00:45:31 · 2952 阅读 · 0 评论 -
根轨迹法分析二阶,三阶系统运放的稳定性
一般主极点确定,次极点未确定情况下,判断1+H(s)=0,此时反馈系数f为1,即相位裕度最小稳定性最差的情况下,构建1+p2*a(s)=0,解出p2从0变到无穷下的根轨迹图像对于根轨迹图像,左半平面的比较稳定,虚数越大震荡频率越高,实数越大,响应速度越快。一般取阻尼系数(Damping)大,过冲(Overshoot)小,且极点频率小,三者综合考虑。例如求下式的根轨迹图取六个点,3个在实轴上,4e5第二象限上,1e6在虚轴上,2e5在右半平面得到幅频曲线以及闭环阶跃响应曲线如下(4..原创 2022-04-01 21:10:25 · 2169 阅读 · 0 评论 -
*Error* No simulation output data has been selected.(cadence仿真)
要先设置直流状态仿真一遍然后就可以获取calculator中的list值原创 2022-03-03 16:25:20 · 1005 阅读 · 0 评论 -
Cadence改背景色
白色转成黑色背景:打开终端命令窗口后,输入echo "Opus.editorBackground: white" | xrdb -merge黑色转换成白色背景:打开终端命令窗口后,输入echo "Opus.editorBackground: black" | xrdb -merge原创 2021-12-13 17:01:22 · 9981 阅读 · 2 评论 -
Cadence Virtuoso 电路元器件旁边的参数显示出来
选择component parameters原创 2021-11-30 19:16:54 · 6800 阅读 · 0 评论 -
Cadence初次使用
SN n性注入层AA 有源层GT 栅极M1 金属1CT 连接有源和金属1层NW n井层SP p型注入层shift+z 缩小 ctrl+z 放大shift+f 显示器件结构 ctrl+f 隐藏器件结构f全部显示g 改随机格点p 连线r 画矩阵k 测量工具 shift+k 取消尺子c 复制 复制时按住鼠标右键旋转shift 多选...原创 2021-11-27 15:52:42 · 1859 阅读 · 0 评论 -
Cadence报错ERROR: Netlister: can‘t find the date RFIC_sim/gmid/schematic was last extra
ERROR: Netlister: can't find the date RFIC_sim/gmid/schematic was last extra运行先一定要check & save(x)原创 2021-11-30 14:29:50 · 1052 阅读 · 4 评论