FPGA硬件加速原理性学习001----随手记一下

学习生涯需要仪式感-------以写博客的方式留作记录。

于2019年3月开始入门FPGA硬件加速方向，冲冲冲！~

1、余同学的设计，初代目设计

参考了下面这篇博客

https://blog.youkuaiyun.com/Setul/article/details/83827980

 先找篇博客看看浙大的余大佬是怎么做的 T T

首先看卷积部分的并行加速怎么来的

 

以第一行为例

第一个时钟：   X(n,0)*W00   图里有个寄存器，应该是结果放里面寄存了

第二个时钟：   X(n,1)*W01     +     X(n,0)*W00     &&  X(n,1)*W00  即下一次卷积窗口的第一个计算值。（这种顺序看着有点难受，从右往左的感觉T T）咱也没搞懂这个结果存哪。

第三个时钟：第三级流水线执行X(n, 2)*W02 + X(n, 1)*W01&nb