qq_41849447的博客

3.1 基本传输AHBlite传输包含两个phase：Address：持续一个HCLK，除非之前的传输未完成而延长Data：可能需要几个HCLK，通过HREADY信号来控制整个完成周期持续的HCLK个数HWRITE控制着数据传输的方向：若为高电平，则表明是写传输，master在写数据总线上传递数据HWDATA若为低电平，则在slave上体现为读传输，slave必须产生一个读数据HRDATA在读数据总线上3.1.1 无等待传输下面是读写两种无等待传输波形，可以看出，在这种最简单的情况下

2.1 全局信号HCLK和HRESETn（低有效）2.2 Master信号HADDR[31:0]：总线地址信号HBURST[2:0]：buest type（突发类型）表明了传输类型是single类型还是突发组成的一部分。固定长度的bursts支持4/8/16 beats。burst还可以是递增或者循环类型，未指明长度的递增突发类型也是协议支持的。HMASTLOCK：表明当前传输是锁定的HPROT[3:0]：表明传输是通过操作码还是通过数据访问，以及传输访问是特权模式还是用户模式；对具有内存管理

1.1 协议概要AHB-Lite为高性能、高时钟频率系统了所需的功能，包括：burst transfersingle-clock edge operationnon-tristate implementationwide data bus configurations, 64, 128, 256, 512, and 1024 bits.大多数AHB-lite的slave为：内部memory器件外部memory接口高带宽外设值得说明的是，虽然低带宽外设可以被包含在AHB-lite的s