
数字电路
文章平均质量分 69
伊凡正在学习IC
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
【dc】如何分析纯组合逻辑硬件单元的时序
最近在分析dw(designware)部分硬件单元的时序,以下是综合过程中的一些要点。原创 2025-01-16 19:57:33 · 416 阅读 · 0 评论 -
Verilog X态的检测
IC模块输出信号x态的检测。原创 2023-12-15 18:09:05 · 2087 阅读 · 0 评论 -
Cache地址对齐
Cache是高速缓冲存储器,对Cache进行操作都要通过地址,因此掌握地址的对齐方式显得尤为重要,文中介绍了Cache地址的字节对齐方式以及地址对齐对burst操作的影响。原创 2019-12-24 19:13:04 · 1293 阅读 · 0 评论