【DesignWare】DW_lp_piped_mult端口、参数介绍

原创

已于 2025-01-16 16:30:17 修改 · 582 阅读

·

5

·

CC 4.0 BY-SA版权

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

文章标签：

#笔记 #fpga开发

于 2025-01-13 14:35:46 首次发布

参考：DesignWare低功耗流水线浮点乘法器

端口介绍

信号名称	位宽	方向	信号描述
clk	1	IN	时钟信号
rst_n	1	IN	异步复位信号，若参数rst_mode=0,则该信号无效
a	a_width	IN	输入乘数a
b	b_width	IN	输入乘数b
product	a_width+b_width

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。